Устройство для приема сигналов с дельтамодуляцией

Устройство для приема сигналов с дельтамодуляцией

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

Союз Соавтския

Социалистических

Республик о1191 174Я (61) Дополнительное к авт. свид-ву р 5?0209 (22) Заявлено 070780 (21) 2977592/18-09

1и) м. кл.

Н 04 Ь 5/00

Н 03 К 13/22 с присоединением заявки N9(23) Приоритет—

Государственный комитет

СССР ио делам изобретений и открытий

Ф

Опубликовано 070382. Бюллетень Ио 9

Дата опубликования описания 070382 (33) Уф(б21.391.3 (088.8) (72) Авторы изобретения

В.И. Грубов, В.В. Жуковский, Д.И. Ива ов и И.A. Лобастов с)Дд,щ о i (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ

С ДЕЛЬТА-МОДУЛЯЦИЕЙ

Изобретение относится к технике передачи сообщений.

По основному авт. св. М 570209 известно устройство для приема сигналов с дельта-модуляцией, содержащее соединенные входами селектор сигнала маркера кадра, селектор кода номера канала, селекторы положительного и отрицательного приращений, а в каждом канале последовательно соединенные интегратор и фильтр низкой частоты, причем к каждому входу интегратора подключены последовательно соединенные входной элемент Н, элемент памяти и выходной элемент И, при этом выходы селекторов положительного и отрицательного приращений подключены к входам соответствующих входных элементов И, а выход селектора сигнала маркера кадра через синхронизатор - к другим входам входных элементов И, выход селектора кода номера канала через дешифратор номера канала подключен к входам регистра памяти, каждый выход которого подключен к соединенным вместе другим входам входных элементов И каждого канала, выходы селекторов положительного и отрицательного приращений через соответствующие элементы задержки подключены к входам элемента ИЛИ, выход которого подключен к установочному входу регистра памяти, а выход синхронизатора через другой элемент задержки подключен к управляющим входам элементов памяти (1).

Однако в известном устройстве верность приема недостаточна.

Цель изобретения - повышение верности приема.

Для достижения поставленной цели в устройство введены входной элемент задержки и последовательно соединенные селектор кода числа подряд ндущих каналов, преобразователь код.число импульсов и суммирующий двоичный счетчик импульсов, выходы котоО рого подключены к входам дешифрато2О ра номера канала, при этом выход входного элемента задержки соединен с входами селекторов положительного и отрицательного приращений и селектора кода номера канала, выход кото25 рого подключен к второму входу сум» мирующего двоичного счетчика импульсов, а выход входного элемента задержки соединен с входами селектора сигнала маркера кадра и селектора ко«

3() да числа подряд идущих каналов.

911742

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит селектор 1 сигнала маркера кадра, входной элемент 2 задержки, селектор 3 кода 5 числа подряд идущих каналов, селектор 4 кода номера канала, селекторы 5 и б положительного и отрицательного приращений, интеграторы 7, фильтры 8 низкой частоты, преобразо- 10 ватель 9 код — число импульсов, суммирующий двоичный счетчик 10 импульсов, дешифратор 11 номера канала, регистр 12 памяти, входные элементы

И 13, элементы 14 памяти, выходные элементы И 15, входные элементы И 16, элементы 17 памяти, выходные элементы И 18, элементы 19 и 20 задержки, элемент ИЛИ 21, элемент 22 задержки, синхронизатор 23. 0

Устройство работает следующим образом.

Многоканальный сигнал кадра, поступивший на вход устройства, одновременно подается на селекторы 1 и 3 и через входной элемент 2 задержки на селекторы 4-6. Сигнал маркера кадра, выделенный с помощью селектора 1 из общего сигнала кадра, корректирует работу синхронизатора 23. Коды номеров каналов, выделенные селектором 4, поочередно записываются в суммирующий двоичный счетчик 10 и воздействуют на входы дешифратора 11 номера канала. B соответствии с номерами каналов, входящих в .группу с 35 положительным приращением исходной функции, на соответствующих выходах дешифратора 11 последовательно во времени формируются одиночные импульсы. Эти импульсы поступают на соот- 40 ветствующие информационные входы регистра 12 памяти.

Если в многоканальном кадре вслед за кодом номера канала следует код 45 числа подряд идущих каналов, то он без задержки выделяется селектором 3 кода числа подряд идущих каналов и поступает в преобразователь 9, на выходе которого образуется последовательность импульсов, соответствующая числу подряд идущих каналов.

Каждый из этих импульсов, поступая на счетный вход суммирующего двоичного счетчика 10, увеличивает записанный в него ранее код номера канала на единицу и с помощью дешифратора 11 в регистр 12 памяти записываются сигналы. номеров каналов, возрастающих на единицу. Если же за указанным кодом числа подряд идущих каналов в кадре вновь следует код номера канала, то он, задержанный входным элементом 2 задержки на время восстановления полных кодов подряд идущих номеров каналов, записы- 65 вает в суммирующий двоичный счетчик 10.

После записи в соответствующий разряд регистра 12 памяти сигнала последнего номера канала, входящего в указанную группу каналов с положительным приращением, на выходе селектора 5 формируется одиночный сигнал положительного приращения исходной функции, которыи поступает одновременно на управляющие входы входных элементов И 13 всех N каналов. 3а писанная информация в регистре 12 памяти через входные элементы И 13 переписывается в элементы 14 памяти положительного приращения,соответствующих каналов. Тот же сигнал с выхода селектора 5, пройдя элемент

19 задержки и элемент ИЛИ 21, устанавливает регистр 12 памяти в исходное состояние. Аналогичным образом через входные элементы И 16 низкого потенциала происходит перезапись информации из регистра 12 памяти в элементы 17 памяти тех каналов, по которым исходная функция имеет отрицательное приращение. Сигнал с выхода селектора б, пройдя элемент 20 задержки и элемент ИЛИ 21, устанавливает регистр 12 памяти также в исходное состояние, подготавливая его к обработке очередного кадра передачи информации.

После завершения обработки всех частей данного сигнала кадра синхронизатор 23 вырабатывает одиночный импульсный сигнал, который открывает выходные элементы И 15 и 18. При этом с элементов 14 и 17 памяти на интегратор 7 соответствующего канала подается только положительное или отрицательное приращение сигнала (в зависимости от знака приращения исходного аналогового сигнала на передающей стороне) ° Если же в полном кадре передачи информации код номера какого-либо канала (с учетом и восстановленных из кодов числа подряд идущих каналов) отсутствует, то на входы интегратора 7 этого канала сигнал приращения вообще не подается и в нем сохраняется накопленное значение сигнала от предыдущих кадров. Ступенчатый сигнал с выхода интегратора 7, пройдя через фильтр 8 низкой частоты, превращается в аналоговый и поступает на соответствующий выход устройства. Указанный импульсный сигнал от синхронизатора 23 через элемент 22 задержки стирает информацию, накопленную в элементах

14 и 17 памяти за время обработки данного кадра. После этого устройство готово к приему сигнала очередного кадра, с приходом которого весь описанный процесс обработки повторяется.

911742

Формула изобретения

Составитель Г. Серова

Техред,М.Надь Корректор М, Демчик

Редактор В. Петраш

Тираж 685 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж 35, Раушская наб., д. 4/5

Эаказ 1150/51

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Применение предлагаемого устройства для приема сигналов с дельтамодуляцией позволяет повысить вер-ность приема многоканальных сообщений в многоканальных адаптивных системах телеметрии, связи, фотографии и телевидении. Технико-экономический эффект устройства состоит в расширении его функциональных возможностей.

Устройство для приема сигналов с дельта-модуляцией по авт. св.

9 570209, о т л и ч а ю щ е е с я тем, что, с целью повышения верности приема, введены входной элемент ,задержки и последовательно соединенные селектор кода числа подряд идущих каналов, преобразователь код " число импульсов и суммирующий двоичный счетчик импульсов, выходы которого подключены к входам дешифратора номера канала, при этом выход входного элемента задержки соединен с входами селекторов положительного и отрицательного приращений и селектора кода номера канала, выход которого подключен к второму входу суммирующего двоичного счетчика импульсов, а вход входного элемента задержки соединен с входами селектора сигнала маркера кадра и селектора кода числа подряд идущих каналов.

Источники информации, принятые во внимание при .экспертизе

1. Авторское свидетельство СССР

Р 570209, кл. Н 04 Ь 5/00, Н 03 К 13/22, 1975 (прототип).