Троичный фронтальный д-триггер

Троичный фронтальный д-триггер

Иллюстрации

Показать все

Реферат

 

ОЙ ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ .СВИДЕТЕЛЬСТВУ

Соеэ Советски»

Соцнанистнчески»

Республик (61) Дополнительное к авт. саид-ву(5! }М. Кл. (22)ЗаЯвлено 25.08.80 (21) 2977429/18-2!

Н ОЗ К З/29 с присоединением заявки № (23)Приоритет

Ввудараеенк11 «ее»тат

66СР

Е0 дамм «мбрвтенн» и вт»рытн11

Опубликовано ЗО.ОЗ 82 ° Бюллетень № 12 (53) УДК 621. З75. ..083 (088. 8) Дата опубликования описания ЗО. 03. 82 (72) Авторы изобретения

Д.N. Затикян и А. С. Саакян (71) заявители (54) ТРОИЧНОЙ ФРОНТАЛЬНИЙ Ь-ТРИГГЕР

Изобретение относится к потенциальным многозначным элементам с представлением информации уровнями потенциала (амплитудами импульсов) и, в частности, к фронтальным 0-триггерам в монолитно-интегральном.исполнении»

Известен двоичньпЪ О-триггер, по-. строенный по схеме ведущий-ведомьпЪ на переключателях тока (1).

Недостаток известного триггера— узкие функциональные возможности.

Известен также двоичный фронтальный D-триггер, содержаг ий входные и выходные эмиттерные повторители, переключатели тока и генераторы.тока (2).

Недостатком известного устройства являются узкие функциональные . возможности, так как оно работает только с двухзначной логикой.

Цель изобретения — распирение функциональных возм<жностей фронтального О-триггера.

Поставленная цель достигается тем, что в троичный фронтальный 9триггер, содержащий первый эмиттерный повторитель (ЭП 1), база транзистора которого подключена к информационному входу; второй эмиттерный повторитель (ЭП 2), база транзистора которого подключена к входу синхросигналов, а эмиттер последовательно через резистор и генератор тока (ГТ) подключен к нине питания, третий эмиттерный повторитель (ЭП 3), эмиттер транзистора которого подключен к выходу, одноуровневый переключатель тока и геВераторы тока, .введен трехуровневый переключатель тока (ПТ), база информационного транзистора первого переключателя тока нижнего уровня (HT !) которого подключена между резистором и ГТ в цепи эмиттера транзистора

ЭП 2, коллектор опорногб транзистора соединен с эмиттерами транзисторов в ПТ 2 среднего уровня трехуровЭ 91730 невого переключателя тока, база информационного транзистора которого подключена к точке между диодом и резистором в цепи эмиттера транзистора в ЭП 1, коллектор информационного транзистора ПТ 1 нижнего уровня соединен с эмиттерами транзисторов

HT 3 среднего уровня трехуровневого переключателя тока, база информационного транзистора которого лодключе- 10 на к точке между диодом и резистором в цепи эмиттера ЭП 3, коллекторы информационных транзисторов ПТ 2 и ЛТ 3 в трехуровневом переключателе тока подключены к обцей шине, коллектор iS

-опорного транзистора ПТ 2 среднего уровня соединенс эмиттерами транзисторов ПТ 4 верхнего уровня, база информационного транзистора которого подключена к эмиттеру транзистора ЭИ 1, 0 коллектор опорного транзистора ПТ 3 среднего уровня соединен с эииттерами транзисторов TIT 5 верхнего уровня, база информационного транзистора которого подключена через диод к эмит- щ теру транзистора ЭП 3, а коллекторы опорных транзисторов ЛТ 4 к RT 5 подключены к базе транзистарв ЗК 3 и через резистор — к коллекторам информационных транзисторов в %Й 4 и

ПТ 5 в трехуровневом нерекивчатепе тока, которые через, резистор подключены к обцей шине, база инйориациоиного транзистора одноуровневого переключателя тока (ЛТ б} через резистор соединена с базой информационного транзистора ЛТ 1 в трехуровневом переключателе тока, коллектор информационного транзистора которого через два параллельно включенных диода соединен с базой информационного транзистора ЛТ 1 в трехуровневом переключателе тока и через. делитель напряжения на резисторах соединен с базой дополнительного транзистора, коллектор и эмиттер которого соединены с коллектором и эмиттером информационного транзистора в ПТ 1 нижнего уровня в трехуровневом переключателе тока.

На чертеже представлена электрическая принципиальная схема предлагаемого устройства.

Устройство содержит транзистор

1 ЭП 1, база которого подключена к входу информационному, а эмиттер последовательно через диоды 2 и 3 и через резистор 4 лодключен к шине литания. Rasa транзистора 5 ЭЛ 2 лод7 4l . ключена к входу синхросигнала, а эмиттер через резистор 6 и генератор тока на транзисторе 7 подключен к шине питания. База транзистора 8 ЭП 3 через резисторы 9 и !0 подключена к обцей нине, а эмиттер подключен к выходу и последовательно через диоды

11-13 и резистор 14 подключен к шине питания.

Ваза информационного транзистора

15 ПТ нижнего уровня трехуровневого ПТ подключена к точке между резистором 6 и транзистором 7 в цепи эмиттера транзистора S в ЭП 2. Коллектор опорного транзистора 16 соединен с эмиттерами транзисторов 17 и

18 в ПТ 2 среднего уровня, база информационного транзистора 7 которого подключена к точке между диодом

3 и резистором 4 в цепи эмиттера транзистора 1 ЭП 1. Коллектор информационного транзистора 15 в ЛТ 1 нижнего уровня соединен с эмиттерами транзисторов 19 и 20 в ЛТ 3 среднего уровня, база информационного транзистора 19 которого подключена к точке между диодом 13 и. резистором 14 в цепи эииттера транзистора 8 ЭЛ 3. Коллекторы информационных транзисторов

17 и 19 в ЧТ 2 и ЛТ 3 подключены к об,щей иииее

Коллектор опорного транзистора

18 в HT 2 среднего уровня соединен с эииттерами транзисторов 21 и 22 в- ПТ 4 верхнего уровня, база информационного транзистора 2! которого подключена к эмиттеру транзистора

ЭИ 1. Коллектор опорного транзистора 20 в ПТ 3 соединен с эмиттерами транзисторов 23 и 24 в ЛТ 5 верхнего уровня, база информационного транзистора 23 которого подключена к точке между диодами 11 и 12 в цепи эмиттера транзистора 8 ЭЛ 3. Коллекторы опорных транзисторов 22 и

24 подключены к базе транзистора

8 ЭП 3. Коллекторы информационных транзисторов 21 и 23 в ПТ 4 и ЛТ 5 верхнего уровня подключены к точке между резисторами 9 и 10 в базовой цепи транзистора 8 ЭП 3.

Устройство снабжено дополнитель. ным переключателем тока ЛТ б нижнего уровня на транзисторах 25 н 26.

База информационного транзистора

25 через резистор 27 соединена с базой информационного транзистора 15

ПТ 1 нижнего уровня. Коллектор транзистора 25 через два параллельно вклв07 6

5 9173 ченных диода 28 и 29 соединен с базой транзистора 15 ПТ 1. Коллектор транзистора 25 через делитель напряжения на резисторах 30 и 31 соеди. нен с базой дополнительного транэис- 5, тора 32; коллектор и эмиттер которого:соединен с коллектором н эмиттером ин4ормационного транзистора 15 ,в ПТ 1. Устройство имеет также синхровход 33 и первый, второй, третий и четвертый источники 34-37 базового смещения.

Устройство работает следующим образом.

В исходном состоянии сигнал на 15 синхровходе С=l и напряжение íà базах транзисторов 15 и 25 выше, чем на базах транзистора 16 (подключенно" го к источнику 36) и транзистора 32 (из-за инверсии на транзисторе 25), 20 работает двухуровневый переключатель тока на транзисторах 19, 20, 23., 24, базы информационных транзисторов 19 и 23 которых управляются через сме щенный ток из выхода на транзисторе 25

8 ЭП 3. Поэтому триггер работает s режиме самоудерживания.

В начальный момент, когда сигнал на синхровходе ЗЗ С=О, напряжение на базе транзистора 32 еще сохра- 30 няется ниже, чем напряжение на базе транзистора 16. Ток протекает через транзистор 16 и в зависимости от входного сигнала на базе транзистора ток протекает через транзистор 17 или 21 или 22 и устанавливает на эмиттере транзистора 8 ЭП 3 значение уровня потенциала,. равное потенциалу на базе транзистора 1.

Формула изобретения

Таким образом, когда ток протекает через транзистор 16, триггер работает в режиме приема информации. Такое,состояние сохраняется на время 8, доста-. точное для завернения переключения 45

ПТ 1, ПТ 2 и ПТ 4 на;транзисторах

16, 15. 17, 18, 21 и 22 соответственно.

В момент времени t+8 когда завернается переключение -транзисторов

25 и 26 в ПТ 6, уровень потенциала на базе транзистора 32 становится выне, чем на базе транзистора 16.

Открывается транзистор 32 и закрывается транзистор 16, что обеспечива55 ет вновь работу триггера в режиме самоудерживания. В момент t+ t<„, когда сигнал на синхровходе 33 C=0 кончается и становится С=.!, напряжение на базе транзистора 15 также становится выне, чем напряжение источни" ка 36 ° Только через время, равное приблизительно О, напряжение на базе транзистора 32 становится ниже, чем напряжение источника 36, поэтому режим самоудерживания триггера же нарунается. Следует отметить, что элемент К-значной логики сохраняет в

K/2 раз больне информации, чем элемент двоичной логики.

Троичный фронтальный О-триггер, содержаций первый эмиттерный повторитель, база транзистора которого подключена к информационному входу, второй эмиттерный повторитель, база транзистора которого подключена к входу синхросигналов,,а эмиттер последовательно через резистор и генератор тока подключен к нине питания, третий эмиттерный повторитель, эмиттер транзистора которого подключен к выходу, одноуровневый переключатель тока и генераторы тока; отличающийся тем, что, с целью раснирения функциональных возможностей, в триггер введен трехуровневый переключатель тока, база информационного транзистора первого переключателя тока нижнего уровня которого подключена между резис" тором и генератором тока в цепи эмиттера транзистора второго эмиттер-, ного повторителя, коллектор опорного транзистора соединен с эмиттерами транзисторов во втором переключателе тока среднего уровня трехуровневого переключателя тока, база информационного транзистора которого подключена к точке между диодом и резистором в цепи эмиттера транзистора в первом эмиттерном повторителе, коллектор информационного транзистора первого переключателя тока нижнего уровня соединен с эмиттерами транзисторов третьего переключателя тока среднего уровня трехуровневого переключателя тока, база информационного транзистора которого подключена к точке между диодом и резистором в цепи эмиттера третьего эмиттерного повторителя, коллекторы информационных транзисторов второго и третьего переключателей тока в .трехуровневом переключателе тока под

7 91 ключены к общей шине, коллектор опорного транзистора во втором переключателе тока среднего уровня соединен с эмиттерами транзисторов четвертого переключателя тока верхнего уровня, база информационного транзисто» ра которого подключена к эмиттеру транзистора первого эмиттерного повторителя, коллектор опорного транзистора третьего переключателя тока среднего уровня соединен с эмиттера ми транзисторов . цятого переключателя тока верхнего уровня, база информационного транзистора которого подключена через диод к эмиттеру транзистора третьего эмиттерного повторителя, а коллекторы опорных транзисторов пятого и четвертого переключателей тока подключены к базе транзистора третьего эмиттерного повторителя и через резистор — к коллекторам информационных транзисто-. ров пятого и четвертого переключателей тока в трехуровневом переключателе тока, которые через резис.с тор подюпочены к общей нине база информационного транзистора одно7307 8 уровневого переключателя тока через резистор соединена с базой информационного транзистора первого .переключателя тока в трехуровневом переключателе тока, коллектор информационного транзистора которого через два параллельно включенных диода соединен с базой информационного транзистора первого переключателя тока в

10 трехуровневом переключателе тока и через делитель напряжения на резисторах соединен с базой дополнительного транзистора, коллектор и эмиттер которого соедииеныс коллектором

15 и эмиттером информационного транзистора в первом переключателе тока нижнего уровня в трехуровневом переключателе тока.

20 Источники информации, принятые во внимание при экспертизе

I. DECL. System Design Handbook.

First Ed1tion, Ио1ого1а 1пс. 1971, р. 9, f19. 1-6.

2s 2. Авторское свидетельство СССР

rfo заявке 9 2816321, кл. Н 03 К 3/286, 1979 (прототип).

917307.Составитель А. Янов

Редактор А.Мотыль Техред A,ÁaáHHeö 1(орректор М.Демчик

Заказ 1909 75 Тирак 954 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, .Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4