Преобразователь кодов

Преобразователь кодов

Иллюстрации

Показать все

Реферат

 

Союз Саветсинк

Социалнстнчесинк

Рвсиубиии

<иМ1 7340 (81) Дополнительное к авт. свид-ву(22) Заявлено 15.02.80 (2I ) 2881644/18-21 (53)N. Кл.

Н 03 К 13/24 с присоединением заявки,%(23) Приоритет -, 9жудвротакнный квинтет

CCCP ао делен изобретений и вткритай

Опубликовано 30.03,82. Бюллетень №12

Дата опубликования описания 04,04.82 (53} УДК 621. .3 1 6(088.8) B. A. Коломенский, B. A. Сеивиров, Вв Н. Сворки. ;...:: . и Р. A. Чувильчикова „.„ в " " о

1 " й.

„;а;; (72) Авторы изобретения (П) Заявитель (Ы) ПРВОВМЗОВАтЕЛЬ КОДОВ

Изобретение относится к импульсной. технике и может быть использовано в . устройствах автоматики и вычислительной техники.

Известно устройство преобразования двоичного n - разрядного кода, содержа5

mee счетчик, дешифратор, входные и иьтходные кпючн, регистр памяти и логические элементы f13.

Недостаток эгого устройства - огра30 ниченные функциональные возможности, Наиболее близким к предлагаемому является преобразователь параллельного кода в последовательный, содержащий раэ- рядный регистр сдвига, соответствующие входы и выходы которого соединены с входными и выходными шинами параллельного кода, выходной ключ, элемент 4ИИЛИ, первый, второй, третий и четвергый, входы которого соединены с соответс гву- т, юшими шинами синхронизации преобразователя, распределитель тактов, триггеры результата: ковнтрожт, входные топочи и элементы задержки (23.

Недостатком этого устройства являе т ся невозможность обеспечения преобразования последовательного кода в параллель-. ный и многократный выдачи информации, что ограничивает его область применения.

Бель изобретения - расширение функциональных возможностей преобразователя кодов .

Указанная цель достигается тем, что в преобразователь, содержащий разрядный регистр сдвига, первые входы которого соединены с входными шинами параллельного кода, другой вход - с входной шиной последовательного кода, первые выходы подключены к вь1ходным шинам параллельного кода, а выход переноса через первый выходной ключ подипочен к выходной шине последовательного кода, элемент 4И-ИЛИ, выход которого соединен с первым входом синхронизации регистра сдвига, первый

:вход - с первой шиной синхронизации преобразовагеля кодов, второй, третий ,четвертый входы - со второй шиной синхронизации преобразователя кодов, расО 4

3 91734 пределитель тактов, триггеры результата контроля, входные ключи и элементы задержки, введены распределитель Операций, элемент Пирса, элементы 2И-ИЛИ, элементы ИЛИ, выходные. и управляющие клк -1 чи, блок элементов ИЛИ, триггеры ввода и вывода, причем пятый и шестой входы элемента 4И-ИЛИ соединены с источником последовательного кода и через пер-1

ый элемент ИЛИ и первый входной ключ lp с первым входом триггера ввода, выход которого подключен к седьмому и восьмому входам элемента 4И-ИЛИ, шине ввода преобразователя кодов и первому входу первого элемента 2И-ИЛИ, второй и третий входы которого соединены со второй шиной синхронизации, а выходы— с первым входом распределителя тактов, первые выходы которого соединены с ад» ресными-шинами преобразователя кодов и. . с другими входами синхронизации регистра сдвига, выход переноса распределителя тактов соединен с первым входом распределителя операции, выход старшего разряда распределителя тактов подключен ко, входу второго выходного ключа, второй вход которого соединен с выходом первого триггера результата контроля, дру гой его выход подключен ко входу первого управляющего ключа, при этом счетный вход первого триггера результата контроля соединен с соответствующим по. следовательным входом регистра сдвига и с выходом второго управляющего ключа, один из входов которого соединен с выходом переноса регистра сдвига, а дру35 гой - с выходом второго элемента ИЛИ, первый вход которого соединен со вторым входом первого выходного ключа, вторым входом первого управляющего клю40 ча и первым выходом распределителя опе- . раций, второй его выход подключен ко второму входу второго элемента ИЛИ, третий выход распределителя операций подключен к девятому входу элемента

4И-ИЛИ и к .первому входу второго эле45 мента 2И-ИЛИ, второй вход которого соединен с десятым входом элемента 4 ИИЛИ, с источником параллельного кода и со вторым входом первого элемента ИЛИ, причем, выход второго элемента 2И-ИЛИ соединен с общей шиной распределителя тактов, четвертый выход распределителя операций подключен к одиннадцатому входу элемента 4И-ИЛИ, а третий выход распределителя операций соединен с двенадцатым входом элемента 4И-ИЛИ, чет- вевтым входом первого элемента 2И-ИЛИ, со вторым входом триггера ввода, с третьим входом второго элемента 2ИИЛИ и через третий управляющий ключ и первый элемент задержки с первым вхо-. дом триггера вывода, четвертый выход распределителя операций соединен со вторым входом первого управляющего ключа, выход которого подключен к первому вхо ду второго триггера результатов контроля, второй вход которого подключен к выходу второго выходного ключа, к первой шине результатов контроля и к первому входу третьего выходного ключа, второй вход которого соединен с выходом второго триггера результатов контроля, а вы- . ход — со второй шиной результатов контроля преобразователя кодов, при этом установочная шина преобразователя кодов подключена к первому входу блока элементов ИЛИ, второй вход которого соединен с шиной. результатов контроля источников информации преобразователя кодов, третий вход соединен с шиной результатов контроля приемников информации и первым входом третьего триггера результатов контроля, выход которого подКлючен через третий еж мент ИЛИ ко второму входу третьего управляющего ключа и первому входу четвертого управляющего ключа, выход которого соединен с установочным входом распределителя операций, другой вход третьего триггера результатов контроля соединен с первым выходом блока элементов

ИЛИ и со вторым входом триггера вывода, кроме .того выход четвертого элемен« та ИЛИ подключен к дифференциальному входу триггера вывода, через второй элемент задержки - ко второму входу четвертого управляющего ключа, к тринадцатому входу элемента 4И-ИЛИ, к пятому входу первого элемента 2И-ИЛИ, первый вход четвертого элемента ИЛИ соединен с шиной ввода последовательнсro кода преобразователя, с третьим входом первого выходного ключа, а второй вход — c четвертым входом второго элемента 2И-ИЛИ и шиной ввода параллельного кода, при этом второй выход .блока элементов ИЛИ соединен с установочнь1ми входами распределителей операций,и тактов и с третьим входом первого триг1.ера ввода, третий выход блока элементов ИЛИ соединен со вторым входом триггера результата контроля, причем выход триггера вывода подключен к шине выхода преобразователя, к первому входу элемента Пирса и к дифференциальному входу пятого управляющего ключа, выход которого соединен с четвертым входом подключена ко входу блока 39 элементов

ИЛИ, Второй вход блока 39 элементов

ИЛИ соединен с шиной 40 результатов контроля источников информации преобразователя. Третий вход блока 39 элементов ИЛИ соединен с шиной 41 результатов контроля приемников информации и со входом триггера 42 результатов контроля приемников информации, выход кото- ° рого подключен через элемент 43 ИЛИ ко второму входу управляющего ключа 31 и

5 91734 блока элементов ИЛИ, а инверсный вход пятого управляющего ключа связан с шиной повтора преобразователя и со вторыми входами третьего элемента ИЛИ и . элемента Пирса, выход последнего под- 5 ключен ко второму входу первого входного ключа, при этом пятый вход блока элемента ИЛИ через третий элемент задержки подключен к первой шине результатов контроля преобразователя. о

На фиг. 1 представлена функциональ ная схема преобразователя кодов; на фиг; 2-4 - циклограммы его работы.

Преобразователь кодов содержит и разрядный регистр 1 сдвига, количество 35 разрядов которого равно количеству разрядов кода, образованного из .К-1 значимых rn--разрядных информационных блоков и К - ого блока с контрольной информацией, количество разрядов которого равно количеству значимык информационных блоков, следовательно, h =(n1+1) 4

«(К-1).

Первые rn (входов ) 2 и (выходов) 3 регистра 1 сдвига связаны соответствен- д5 но с входными шинами (входами) 4 и выходными шинами (выходами). 5 параллельного кода преобразователя, входная шина (вход) 6 последовательного кода которого соединена с последовательным вкодом Зр

7 регистра 1 адвига, вкод 8 синкронязации которого подключен к выходу элемента 9 4И-ИЛИ. Первый вход элемента 9

4И-ИЛИ соединен с шиной 10 синхронизации преобразователя, второй, третий и четвертый входы элемента 9 4И-ИЛИ соединены с шиной 11 синхронизации преобразователя. Выход 12 переноса регистра 1 сдвига через выходной ключ 13 подключен к выкодной шине (выходу) 14 последовательного кода преобразователя.

Шина 15 последовательного кода соединена с пятым и шестым входами элемента 9 4И-ИЛИ и через элемент 16

ИЛИ и входной ключ 17 - со входом триггера 1 8 ввода, выход которого подключен к седьмому и восьмому входам элемента 9 4И-HJ1H и ко входу элемента 19 2И-ИЛИ, второй и третий входы которого соединены с шиной 11 синхронизации преобразователя.

Выход элемента 19 2И-ИЛИ связан со входом распределителя 20.тактов, емкость которого равна n . Выходы распределителя 20 тактов соединены с адрес55 ными шинами 21 преобразователя и со входами 22 синхронизации регистра 1 сдвига, выход переноса распределителей

20 тактов соединен со входом распреде0 6 лителя 23 операций, старший разряд распределителя 20 тактов подключен ко azoду выходного ключа 24, второй вход которого соединен с выходом триггера 25 результатов контроля, другой выход которого подключен ко входу управляюшеrc ключа 26.

Счетный вход триггера 25 результата контроля связан с другим последователи ным входом регистра 1 сдвига и с выходом управляющего ключа 27. Один из входов управляющего влюча 27 соединен с выходом 12 переноса регистра 1 сдвига, другой — через элемент 28 ИЛИ со вторым и третьим выходами распределителя 23 операций. Выход распределителя

23 операций подключен к девятому входу элемента 9 4И-ИЛИ и ко входу элемента

29 2И-ИЛИ, второй вход которого связан с десятым входом элемента 9 4И-ИЛИ, с шиной 30 параллельного кода и со вторым входом элемента 16 ИЛИ. Выход элемента 29 2И-ИЛИ соединен с обшей шиной распределителя 20 тактов.

Второй выход распределителя 23 опе раций подключен к одиннадцатому входу элемента 9 4И-ИЛИ, Третий выход распределителя 23 операций связан со вторым входом выходного ключа 13, двенадцатым входом элемента 9 4И-ИЛИ, чу вертым входом элемента 19 2И-ИЛИ, с установочным входом триггера 18 ввода, с третьим входом элемента 29 2И-ИЛИ и через управляющий ключ 31 и элемент

32 задержки — со входом триггера 33 вывода, Четвертый выход распределителя

23 операций соединен через второй вход управляющего ключа 26 с установочным входом триггера 34 результатов контроля, счетный вход которого подключен к выходу выходного ютюча 24, к шине 35 результатов контроля преобразователя и ко входу выходного ключа 36, второй вход которого связан с выходом триггера 34 результатов контроля, а выход — с шиной 37 результатов контроля преобразователя.

Установочная шина 38 преобразователя

7 9173 ко входу управляющего ключа 44, выход которого связан с установочным входом распределителя 23 операций. Другой вход триггера 42 результатов контроля приемников информации соединен с выходом 5 бпока 39 эл ьментов ИЛИ и с другим входом триггера 33 вывода. Выход элемента 45 ИЛИ подключен к дифференциальному входу триггера 33 вывода и через элемент 46 задержки — ко второму входу 0 управляющего ключа 44;

Выход элемента 45 ИЛИ связан с тринадцатьтм входом элемента 9 4И-ИЛИ, пятым входом элемента 19 2И-ИЛИ, входы элемента 45 ИЛИ соединены с шина- 15

-ми 47 и 48 ввода последовательного и параллельного кодов преобразователя, и, соответственно, с третьим входом выходного ключа 13 и с четвертым входом элемента 29 2И-ИЛИ. Второй выход 20 бпока 39 элементов ИЛИ связан с установочными входами распределителей 23 и

20 операщлй и тактов и с другим установочным входом триггера 18 ввода.

Третий выход бпока 39 элементов ИЛИ 25 соединен с установочным входом счетного триггера 25 результатов контроля. Выход триггера 33 вывода подключен к шине 49 выхода преобразователя, ко входу элемента 50 Пирса и к дифференциально- 30 му входу управляющего ключа 51, выход которого соединен с четвертым входом блока 39 элементов ИЛИ. Инверсный вход .управляющего ключа 51 связан с шиной

52 повтора преобразователя и со вторы35 ми входами элемента 43 ИХ И и элемента 50 Пирса.

Выход последнего подключен ко второму входу входного ключа 17. Пятый вход блока 39 элементов ИЛИ подключен че- 40 рез элемент 53 задержки к шине 35 результатов контроля преобразова тепя.Выход триггера 18 ввода подключен к шине 54 ввода преобразователя.

Преобразователь работает следующим образом.

Перед началом работы проводится ус,тановка в исходное состояние всех элементов через блок 39 элементов ИЛИ сигналом "общий сброс" приходящим на

50 установочную шину 38. В исходном состоянии на первом выходе распределителя 23 операций проявляется сигнал.

Данный преобразователь может принимать информацию из источников с последовательным или параллельным кодом, 55 контролировать ее и передавать в приемники с последовательным или параллельным кодами.

40 8

Рассмотрим работу преобразователя при вводе информации из источника параллельного кода.

При поступлении с шины 30 сигнал вывода источника паралпельного кода, в случае„если преобразователь не проводит работу с приемниками информации (отсутствует сигнал "вывод на шине 3

49 и через элемент 50 Пирса на входной ключ 17 поступает разрешавший сигнал), вводится триггер 18 ввода, и .в источник подается сигнал "ввод через шину 54.

Биклограмма работы преобразователя при приеме информации из шины 30 параллельного кода представлена на фиг. 2.

Синхроимпульсы, приходящие с шины 11, через элементы 19 2И-ИЛИ поступают на распределитель 20 тактов. Одновременно эти же импульсы через элемент 9 .4И-ИЛИ поступают на вход 8 синхронизации регистра 1 сдвига.

На общую шину распределителя 20 тактов поступает разрешающий сигнал через элемент 29 2И-ИЛИ, так как в ис-. ходном состоянии этот элемент приоткрыт разрешающим потенциалом с первого выхода распределителя 23 операций.

С выходов распределителя 20 тактов импульсы 4 прес ов информационных бпоков поступают в источник информаций через шину 21 и одновременно. на параллельные входы 22 синхронизации регион ра 1 сдвига,.

Из источника информации соответственно каждому адресу в преобразователь по.ступает информационный m - разрядный блок через шину 4 на первыею входов 2 регистра 1 сдвига.

По совпадению адреса информационного блока с ч-ым импульсом сдвига происходит запись этого информационного блока в регистр 1 сдвига.

До прихода следующего информационного потока из источника информации в регистр 1 происходит сдвиг записанной информации на m разрядов.

После записи последнего информационного потока происходит контроль записанной информации. При этом по заднему фроогу "последней n -ego синхроимпульса состояние распределителя 23 операций изменяется, и появляется сигнал на следующем выходе распределителя 23, снимается разрешакщий сигнал с общей шины распределителя 20, и приоткрывается управляющий.ключ 27 через элемент 28

ИЛИ.

9 М73

Импульсы при сдвиге с выхода 12 регистра 1 сдвига через ключ 27 поступают на другой вход синхронизации этого же регистра 1. Выходные импульсы с регистра 1 сдвига одновременно поступают и на счетный вход триггера 25 результатов контроля.

Если при поступлении -ro адреса ин-! формационного блока с выхода распредеФ лителя 20 на вход ключа 24 на выходе этого ключа нет сигнала, то это соответ» ствует отсутствию искажений информации.

Источник информации снимает сигнал вывода с шины 30. Операция контроля на этом заканчивается и появляется сигнал на следующем выходе распределителя 23.

Через управляющий ключ 31 с задержкой на элементе 32 задрежки взводится триггер 33 вывода, и на выход преобразователя поступает сигнал "выход" через ши- о ну 49 (фиг. 2а).

Если по результатам контроля информации на выходе ключа 24 появится сигнал об искажении (фиг. 2б), то через элемент 53 задержки и блок 39 элемен- 5

ТоВ ИЛИ обнуляются все элементы памяти, кроме триггера 34 результатов контроля, который взводится по заднему фронту сигнала с ключа 24 . В источник поступает сигнал через шину 35, свидетель 30 твующий об искажении информации. По ,получении этого сигнала источник инфор|мации снимает сигнал вывод из, источника параллельного кода и с задержкой вновь его выдает. Процесс записи инфор- 35 мадии и контроля повторяется аналогично выше описанному.

В случае повторного получения сигнала об искажении информации в источник поступает сигнал аварийного ее искаже- 4О ния через триггер 34 результатов контроля, выходной ключ 36 и шину 37. При этом данный преобразователь устанавливается в исходное состояние через блок

39 элементов ИЛИ. Если при записи ин- 45 формации в преобразователь из источника информации через шину 40 поступает сигнал искажения информации, то через блок элементов ИЛИ преобразователь устанавливается в исходное состояние, а сигнал вывод из источника параллельного кода вновь не поступает (фиг. 2в).

При вводе информации из источника последовательного кода преобразователь работает следующим образом.

При поступлении на шину 15 сигнала вывод из источника последовательного кода, в случае, если преобразователь не

40 10 работает по выводу информации, взводиься триггер 18 ввода, и в источник подается сигнал ввод через шину 54, аналогично вышеописанному.

11иклограмма работы преобразователи при приеме информации из источника пос ледовательного хода представлена на фиг. 3. По получении источника информации сигнала ввод источник начинает выдавать в преобразователь информацию в последовательном коде через входную ши ну 6 на вход 7 регистра 1 сдвига.

Синхроимпульсы, проходящие на шину

10 синхронизации, через элемент 9 4ИИЛИ поступают на последовательный вход

8- синхронизации регистра 1 сдвига.

По заднему фронту входного информационного импульса происходит запись ин»» формации в регистр 1, а при поступлении одного импульса синхронизации на вход & происходит сдвиг записанной информации на один разряд.

Одновременно синхроимпульсы, прихо» дящие с шины 10, поступают на распределитель 20 тактов. Импульс переноса с распределителя 20 тактов, соответствующий п -ому входному импульсу син» хронизации, поступает на распределитель

23 операций, и появляется сигнал на другом выходе этого распределителя.

Этим сигналом открывается элемент 9

4И-ИЛИ и через элемент 28 ИЛИ - управляющий ключ 27. Начинается второй этап — контроль записанной информации, который проводится аналогично вышеописанному.

При выводе информации в приемник параллельного кода преобразователь работает следующим образом.

Вывоц информации из преоораэовагеля в приемник начинается только после появления на шине 49 сигнала "вывод". При этом открыт следующий выход распределителя 23 операций.

По сигналу "вывод" приемник, если он свободен, формирует ответный сит нал ввод.

Сигнал "ввод" из приемника параллельного кода, приходящий на шину 48, через элемент 45 ИЛИ открывает элемент 9

4-И-ИЛИ и элемент 19 2И-ИЛИ, а через элемент 29 2И-ИЛИ подает разрешающий сигнал на общую шину распределителя 20 тактов.

Импульсы синхронизации поступают с шины 11 через элемент 9 4И-ИЛИ и. элемент 2И-ИЛИ на распределитель 20 тактов и на регистр 1 сдвига и сдвигаПо этому сигналу открываются элементы 9 4И-ИЛИ и 19 2И-ИЛИ и выходной ключ 13.

11 9173 ют информацию, которая контролируе л-я . аналогично вышеописанному.

Адреса информационных блоков с выкодов распределителя 20, поступающие в приемник через шину 21, разрешают считывать псючередно rn разрядные информационные массивы с первых выходов 3 регистра 1 сдвига через шину 5 в приемник (фиг. 4а). По окончании выдачи последнего адреса информационного блока 10 срабатывает распределитель 23 операций, оканчивается сигнал с указанного выхода распределителя 23, и появляется

,сигнал со следующего выхода. При этом закрываются, элементы 9 4И-ИЛИ и 19 )5

2И-ИЛИ и управляющий ключ 27. Сдвиг информации в регистре 1 сдвига и работа распределителя 20 прекращаются. . Приемник получив информацию, начинает ее контролировать, и по окончанию ро контроля снимает сигнал ввод из приемника параллельного кода с шины 48.

По окончании этого сигнала через элемент 45 ИЛИ сбрасывается триггер 33 вывода, и сигнал вывод с шины 49 сни- 2s мается. Если приемник не контролирует принятую информацию, то вне зависимости от качества принятой информации он должен прекратить выдачу сигнала ввод.

При. этом операция вывода информации зо в приемник оканчивается.

Если в процессе контроля при выводе информации в данном преобразователе появляется сигнал искажения информации, то данный преобразователь устанавливается в исходное состояние, т.е. сбрасываются все логические элементы и регистр (фи, г. 4á), Триггер 34 результатов контроля сбрасывается через управляющий ключ 26 после сброса тригге- 4 ра 25.

Сигнал искажения информации посту-. пает в приемник через шину 35, и приемник устанавливается в первоначальное исходное состояние. Повторной выдачи ин- 4 формации в приемник не происходит.

Если при. приеме информации из источника появился сигнал искажения информации, а при повторном приеме искажение информации не произойдет, то триггер 23 0 остается взведенным. И при передаче искаженной информации в приемник на шине

37 появится сигнал аварийного искажения информации.

40 12 ное состояние. По окончании сигнала ввод из приемника параллельного кода снимается сигнал вывод..

Приходящий на шину 41 сигнал искажения информации .взводит триггер 42 результата контроля приемников информации, и через элементы 43 и 31 и элемент 32 задержки снова взводится триггер 33 вывода, и на вьщодной шине 49 появляется сигнал вывод.

При этом распределитель 23 операций. через элемент 46 задержки и управляющий ключ 44 устанавливаются в состояние соответствующее операции вывод.

Операция вывод информации в приемник параллельного кода повторится (фиг. 4в).

В случае, если требуется дважды или более раз вывести одну и ту же информацию из преобразователя в один или несколько приемников, то на шину 52 должен быть подан сигнал повтор до момента окончания сигнала ввод" из приемника параллельного кода. Этот сигнал через элемент 43 ИЛИ держит триггер 33 вывода во взведенном состоянии через управляющий япоч 31 во время вывода информации. По окончании вывода, т.е. после снятия приемником сигнала "ввод" из приемника параллельного кола с шины

48, триггер 33 вывода будет обнулен.

Распределитель 23 операций установится по окончании сигнала ввод из приемника в состояние, соответствукщее этапу вывода информации.

Операция вывода информации в приемI ник повторится. Если сигнал повтор" снимается с шины 52 раньше окончания сигнала "вывод", то последующей выдачи информации в приемник не будет (фиг.4г):

И преобразователь через ключ 51 и блок

39 элементов ИЛИ установится в исходное состояние.

Рассмотрим работу преобразователя при выводе информации в приемник последовательного кода.

Вывод информации в приемник последовательного кода начинается с момента поступления из приемника на шину 47 сигнала ввод из приемника последовательного кода.

Если по окончании контроля принятой информации в приемнике появится сигнал об искажении информации, то этим сигналом приемник устанавливается в исход-.

Импульсы синхронизации с шины 11 поступают на распределитель 20 тактов и на регистр 1 сдвига. Информация, записанная в регистр 1, поступает через

13 91 73

10 чании снимается сигнал вывод из преоб15 разователя с триггером 33 вывода. Преобразователь устанавливается в исходное состояние.

На этом операция вывода информации в приемник последовательного кода пре20 крашается.

В случае поступления сигналов повтор ипи сигнала искажения информации иэ приемника или получения своего искажения информации преобразователь будет работать анало ично случаю передачи информаций в приемник параллельного кода в части процессов управления.

Таким образом, предлагаемый преоб-.

25 разователь проводит работу с системами

30 с последовательным и параллельным представлением информации. Он может быть использован и в качестве буферного устройства и при приеме и передаче информавыходной ключ 13 и последовательный выход 14 преобразователя в приемник. . Одновременно эта информация контролируется.

По окончании и -ого синхроимпульса. срабатывает распределитель 23 операций, и появляется сигнал на соответствующем выходе этого распределителя, при этом закрываются элементы 9 4И-ИЛИ и 19

2И«ИЛИ и выходной ключ 13.

В случае положительного . результата контроля информации в приемнике последний снимает сигнал ввода из приемника последовательного кода, а по его окон40 14 шиной синхронизации преобразователя кодов, второй, третий и чу вергый нходы— с второй шиной синхронизации преобразователя кодов, распределитель тактов, триггеры результата контроля, входные ключи. и элементы задержки, о т л и ч а ю— шийся тем, что, с целью расширения функциональных возможностей, в него введены распределитель операций, элементы 2И-ИЛИ, элемент Пирса, элементы

ИЛИ, выходные и управляющие ключи, триггеры ввода и вывода и 6IOK элементов ИЛИ, причем пятый и шестой входы элемента 4И-ИЛИ соединены с источником последоватежного кода и через первый элемент ИЛИ и первый входной, ключ с первым входом триггера ввода, выход которого подключен к седьмому и восьмому входам элемента 4И-ИЛИ, шине ввода преобразователя кодов и первому входу первого элемента 2И-ИЛИ, второй и третий входы которого соединены с второй шиной синхронизации, а выход,— с первым входом распределителя тактов, первые выходы которого соепинены с адресными шинами преобразователя кодов и с другими входами синхронизации регистра сдвига, выход переноса распределителя тактов соединен с первым входом распределителя операций, выход старшего разряда ðàñпределителя тактов подключен к входу второго выходного ключа, второй вход которого соединен с выходом первого триггера результатов контроля, другой ции. Предлагаемый преобразователь мо35 жет контролировать принятую информацию, передавать одну и ту же информацию в приемник несколько раз, при этом контро лируя ее. Все вьпнеуказанное расширяет функциональные воэможности предлагаэмо- 40 го преобразователя и позволяет исполЬзовать его во многих дискретных системах с двоичным представлением информации.

45 ормула из о бретения

Преобразователь кодов, содержащий разрядный регистр спвига,первые входы которого соединены с входными шинами параллельного кода, другой вход - с вход50 ной шиной последовательного кода, пер- . вые выходы подключены к выходным шинам параллельного кода, а выход переноса через первый выходной ключ подключен к выходной шине последовательного кода, элемент 4И-ИЛИ, выход которого соединен с первым входом синхронизации регистра сдвига, первый вход — с первой его выход подключен к входу первого управляющего ключа, при этом счетный вход первого триггера результата контроля соединен с соответствующим последовательным входом регистра сдвига и с выходом второго управляющего ключа, один из входов которого соединен с выходом переноса регистра сдвига, а другой— с выходом второго элемента ИЛИ, первый вход которого соединен с вторым входом первого выходного ключа, вторым входом первого управляющего ключа и первым выходом распределителя операций, второй его выход подключен к второму входу второго элемента ИЛИ, .третий выход распределителя операций подключен к девятому входу элемента 4И-ИЛИ и к первому входу второго элемента 2И-ИЛИ, второй вход которого соединен с десятым входом элемента 4И-ИЛИ, с источником параллельного кода и с вторым входом первого элемента ИЛИ, причем выход второго элемента 2И-ИЛИ соединен с обшей шиной распределителя тактов, четвертый выход распределителя операций подключен к

15 9l 73 одиннадцатому входу элемента 4И-ИЛИ, а третий выход распределителя операций, соединен с двенадцатым входом элемента 4И-ИЛИ, четвертым входом первого элемента 2И-ИЛИ, с вторым входом триг-5 гера ввода, с, третьим входом второго элемента 2И-ИЛИ и через третий управляющий ключ и первый элемент задержки с первым входом триггера вывода, четвертый выход распределителя операций со-1О единен с вторым входом первого управляющего ключа, выход которого подключен к первому входу второго триггера результатов контроля, второй вход которого подключен к выходу второго выходного 15 ключа, к первой шине результатов конт роля и к первому входу третьего выходного ключа, второй вход которого соединен с выходом второго триггера результатов контроля, а выход — с второй шиной м результатов контроля преобразователя кодов, при этом установочная шина преобразователя кодов подключена к первому

Ьходу блока элементов ИЛИ, второй вход которого соединен с шиной результатов 2s . контроля источников информации преобразователя кодов, третий вход соединен с шиной результатов контроля приемников информации и с первым входом третьего триггера результатов контроля, выход зо которого подключен через третий элемент . ИЛИ к второму входу третьего управлякхдего ключа и к первому входу четвертого управляющего ключа, выход которого соединен с установочным входом рас- з пределителя операций, другой вход третьего триггера результатов контроля соединен с первым выходом блока элементов ИЛИ и с вторым входом триггера вывода, кроме того, выход четвертого 4р элемента ИЛИ подключен к дифференциальному Входу триггера вывода, через вто.

40 рой элемент задержки - к второму входу четвертого управляющего ключа, к тринадцатому входу элемента 4И-ИЛИ, к пятому входу первого элемента 2И-ИЛИ, первый вход четвертого элемента ИЛИ соединен с шиной ввода последовательного кода преобразователя с третьим входом первого выходного ключа, а второй вход— с четвертым входом второго элемента 2И

ИЛИ и шиной ввода параллельного кода, при этом второй выход блока элементов

ИЛИ соединен с установочными входами распределителей операции и тактов и с третьим входом первого триггера ввода, третий выход блока элементов ИЛИ соединен с вторым входом первого триггера результата контр оля, причем BblxoB триггера вывода подкпючен к шине выхода преобразователя, к первому входу элемента Пирса и к дифференциальному входу пятого управляющего ключа, выход которого соединен с четвертым входом блока элемента ИЛИ, а инверсный вход пятого управляющего ключа связан с шиной повтора преобразователя и с вторыми выходами третьего элемента ИЛИ и элемента Пирса, выход последнего подключен к второму.входу первого входного ключа, при этом пятый вход блока элементов

ИЛИ через третий элемент задержки подключен к первой шине результатов конт- роля преобразователя.

Источники информации, принятые во внимание при экспертизе

1. Патент США № 3199099, кл. 340-347, 1962.

2. Авторское свидетельство СССР № 767751, кл. Н 03 К 13/24, 22.07. 77.

917340

Составитеаь Л. Захарова

Редактор Е. Кинив Техред М. Надь Коррекгор О. Билак

Заказ 1911/76 Тираж 954 . Подписное

ВНИИПИ Государственного комитета СССР, по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4