Устройство для многоканальной передачи-приема дискретной информации

Устройство для многоканальной передачи-приема дискретной информации

Иллюстрации

Показать все

Реферат

 

Союз Советских

Соцкалисткческ их

Реслублкк

ОПИСАНИЕ 9191

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. саид-ву (5 l ) M. Кл. (22) За и влено 28.07.80 (21) 2960350/18-09 с присоединением заявки №

Н 04 L 27/18

1Ьеударствввкый комитет (28 ) f1 риори гет аа делам нзобрвтевнй, н открытий (53) УЛ К 621.394. .6 (088.8) Опубликовано 07.04.82. Бюллетень № 13

Дата опубликования описания 07.04.82 (72) Авторы изобретения

С. В. Бухарин, В. П. Коцанев, В. Г. в1аркий и ВЛ:. Чалых- -.-:-., !

1,...

\

I !

1

1 (71) Заявитель

g г; ! ! ! !

1 (54) УСТРОЙСТВО ДЛЯ МНОГОКАНАЛЬНОЙ ПЕРЕДАЧИ

ПРИЕМА ДИСКРЕТНОЙ ИНФОРМА11ИИ

Изобретение относится к рациотехпике.

Известно устройство цпя многоканальной передачи-приема дискретной информации, содержащее иа передаю!цей стороне генератор сетки частот, выходы. которо)о цодкпн>чены к одним входам блока фазовых манипуляторов, другие входы которого соединены с выходами распрецепитсльного блока, вход которого соедтптен с выходом перекодирующего блока, и формирователь группового сигнала, а на приемной стороне — блок управпения, выход которого соединен с управляюшими входами выхоццого согласующего блока, блока вычисления разности фаз и канальных блоков, выхоцы которых подключены ко входам первого блока памяти, выходы которого соединены с информационными входами блока вычисления разности фаз, выход которого подключен к информацио почу входу выходного согласующего блока (11.

Однако в известном устройстве ш"лехоустой чивость недостаточна.

Цель изобретения - повышение помехоустойчивости.

Для достижения поставленной цели в устройство для многоканальной передачи- приема дискретной информации, содержащее на перелающей стороне генератор сетки частот, выходы которого подключены к одним вхоцам блока фазовых манипуляторов, друтие . входы которого соединены с выходами распределительного блока, вход которого соединен с выходом перскоднрующего блока, и . формирователь группового сигнапа, а на приемной стороне — блок управления, выход которого соединен с управляющими входами выходного согласующего блока, блока вычисления разности фаз и канальных блоков, выходы которых подключены ко входам первого блока памяти, выходы которого соединены с информационными входами блока вычисления разности фаз, выход которого подключен к информационному входу выходного согласующего блока, на передающей стороне в каждый канал введены сумматор, ключи, усилитель и эпсмснт задержки, выход которого через усилитепь поцкпн>чсн к первому входу первого клнв!а, выход кото919150 рого соединен с первым входом сумматора, второй вход которого соединен с выходом второго ключа, первый вход которого соединен со входом элемента задержки и с соответствующим канальным выходом блока фазовых манипуляторов, причем вторые входы ключей соединены с соответствующими выходами распределительного блока, а выход сумматора подключен к канальному входу формирователя группового сигнала, на приемной стороне введены сумматоры, квадраторы, перемножители, накопители, блоки памяти, усилители, генератор нормированного сигнала и блок вычисления амплитуды и фазы сигнала, входы которо о соединены с вы.ходами первого и второго накопителей, входы которых соединену соответственно с выходами первого и второго усилителей, первые входы которых соединены с выходом первого сумматора, первый вход которого соединен с выходом первого кнадратора, вХод которого соединен с выходом второго сумматора, со входом второго блока памяти, с первым входом первого перемножителя и с первым входом второго перемножителя, второй вход которого соединен с первым входом третьего перемножителя и с выходом третьего блока памяти, вход которого соединен с выходом третьего сумматора, с входом второго кнадратора, с вторым входом

30 третьего перемножителя и с первым входом четвертого перемножителя, второй вход которого соединен с выходом нторого блока памяти и с вторым входом первого перемножителя, выход которого подключен к первому входу четвертого сумматора, второй вход которого соединен с выходом третьего перемножителя, при этом выход четвертого сумматора подключен к второму входу первого усилителя, второй вход второго усили- . теля соединен с. выходом пятого сумматора, входы которого соединены с выходами первого и четвертого перемножителей, выход блока управления подключен к одним входам второго и третьего сумматоров, другие входы которых соединены с выходами первого блока памяти, причем выход генератора нормированного сигнала подключен к дополнительному входу второго накопителя, а выходы блока вычисления амплитуды и фазы сигнала через канал обратной связи под- 50

;;лючены к управляющим входам элементов задержки и усилителей передающей стороны.

На чертеже изображена структурная электрическая схема предлагаемого устройства, Устройство содержит на передающей стороне перекодирующий блок 1, распределительный блок 2, блок 3 фазовых манипуляторов, ключи 4 и 5, генератор 6 сетки частот, элемент 7 задержки, усилитель 8, сумматор 9, формирователь 10 группового сигнала, на приемной стороне — канальные блоки 11, блок 12 памяти, блок 13 вычисления разнос,1ти фаз, выходной согласующий блок 14, уп-! равляющий блок 15, сумматоры 16, блоки17 памяти, перемножители 18, сумматор 19, усилители 20, накопители 21 и 22, генера1 тор 23 нормированного сигнала, блок 24 вычисления амплитуды и фазы сигнала, сумматор 25, квадраторы 26.

Устройство работает следующим образом.

В интервал времени, выделенный для коррекции каждому из Й сигналов последовательно из блока 3 подается тест-сигнал. Тестсигнал состоит из четырех последовательных посылок

Srt(t), Sr>(t), Sr>(t),8 (t) — 1, ...,Н, (сигналы S(t), рассматриваются на выходе формирователя 10. В первых двух посылках фазы сигналов совпадаюг и коррекция отсутствУет (/пг/ =1, Ф (Kr ) = "„. ТРетьЯ посылка отличается от первых двух манипуляцией фазы на и.. В четвертой посылке снова производится манипуляция фазы на Ь и, кроме того, на интервале коррекции устанавливается /Kr / =2, ср (кг)0. Посылки, в которых отсутствует коррекция, пропускаются через ключ 5, часть посылок (интернал коррекции}, на которой производится коррекция,. пропускается через ключ 4, остальная часть через ключ 5. В приемной части тест-счгнал проходит обработку по алгоритму приема вплоть до блока 12 памяти, на выходах которого присутствуют четыре сигнала: пара квадратурных откликов,Х;,)/< от очередной посылки и пара квадратурных откликов Х;= 1У., от предыдущей посылки. Эти отклики считываются из блока 12 памяти последовательно по всем N каналам.

При передаче тест-сигнала по r-му каналу блок вычисления оптимальных параметров коррекции вычисляет модуль и фазу комплексного коэффициента коррекции Kr t r-го канала по алгоритму с (" е Х2е)(Хае+ Х е)+(базе Уге)(4et)+)

Kropt 1 е 2

В- (4„. Х„) . („„.У„) ГДЕ "2@, Х q< X 1 Р И У2е У3е У4 ОГКЛИКИ на вторую, третью и четвертую посМлки (4e Хзе)("Зе 4е) (Хзаt "ге)("4е " е)

I 1 (Х4е+ „) + (У4е+ Уэе) ц) тест-сигнала, переданного по r-му каналу, н

1-м канале; I = 1, ..., N.

Тест-сигнал подается последовательно по оси N каналам модема и, таким образом, все каналы модема адаптируются к состоянию линии связи, Использование предлагаемого устройства выгодно отличает его от известного, поскольку применение коррекции сигнала повышает помехоустойчивость. э 919

В паре сумматооов 1б вычисляются суммы между двумя последующими откликами в квадратурных каналах. Первые суммы

Х е+ Хзе и 1е 4 J> эапоминаютсЯ в блоках

17 памяти, Вторые суммы М4е t X и У4р+, Зе подаются HR перемножитель 18 и, через квадраторы 26 на сумматор 25. Сумма квадратов вторых сумм с выхода сумматора 25 используется для управления масштабом передачи сигналов в усилителях 20 в соответствии 10 со знаменателем слагаемых в выражении (1). Четыре перемножителя 18 и сумматор 19 служат для получения четырех комбинаций произведения первых и вторых сумм в соответствии с числителями слагаемых в выраже- 15 нии (1). Сумма н разности, в соответствии с выражением (1), произведений с выходов сумматоров 19 поступают на усилители 20, управляемые с выхода сумматора 25 в соответствии с выражением (1). Полученные э0 в усилителях 20 сигналы последовательно во времени суммируются в накопителях 21 и

22. Здесь накапливаются результаты обработок откликов по всем каналам. В накопитель 22, кроме указанных, вводится из генератора 23 нормированного сигнала норми. рующий единичный сигнал, т.е. сигнал отсутствия коррекции (первое слагаемое в вы.ражении (1). Этот сигнал соответствует следующему условию: при нулевых сигналах на выходе усилителей 20 за счет сигнала на выходе генератора 23 нормированного сигнала по каналу обратной связи подастся информация о параметрах коррекции I КгI=!,Ф(К1.)0, т.е. сигнал начальных точек управления элементами 7 задержки и усилителями 8.

Вычисление модуля и фазы (iKr opt u Р Кг „т ) выражения (1) производится в блоке 24 вычисления амплитуды и фазы.

Сигналы с выхода блока 24 вычисления

40 амплитуды и фазы через канал обратной свя зи управляют элементами 7 задержки и усилителями 8 с переменным коэффициентом усиления модулятора.

Формула изобретения

Устройство для многоканальной передачиприема дискретной информации, содержащее

150 6 на передающей стороне генератор сетки час тот, выходы которого подключены к одним входам блока фазовых манипуляторов, другие входы которого соединены с выходами распределительного блока, вход которого соединен с выходом перекодирующего блока, и формирователь группового сигнала, а на приемной стороне — блок управления, выход которого соединен с управляющими входами выходного согласующего блока, блока вычисления разности фаз и канальных блоков, выходы которых подключены к входам первого блока памяти, выходы которого соединены с информационными входами блока вычисления разности фаз, выход которого подключен к информационному входу выходного согласующего блока, о т л и ч а ющ е е с я тем, что, с целью повышения помехоустойчивости, на передающей стороне в каждый канал введены сумматор, ключи, усилитель и элемент задержки, выход которого через усилитель подключен к первому входу первого ключа, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом второго ключа, первый вход которого соединен со входом элемента задержки и с соответствующим канальным выходом блока фазовых манипуляторов, причем вторые входы ключей соединены с соответствующими выходами распределительного блока, а выход сумматора подключен к канальному входу формирователя группового сигнала, на приемной стороне введены сумматоры, квадраторы, перемножители, накопители, блок памяти, усилители, генератор нормированного сигнала и блок вычисления амплитуды и фазы сигнала, входы которого соединены с выходами первого и второгО накопителей, входы которых .соединены соответственно с выходами первого и второго усилителей, первый входы которых соединены с выходом первого сумматора, первый вход которого соединен с выходом первого квадратора, вход которого соединен с выходом второго сумматора, со входом второго блока памяти, с первым входом первого персмножителя и с первым входом второго перемножителя, второй вход которого соединен с первым входом третьего перемножителя и с выходом третьего блока памяти, вход которого соединен с выходом третьего сумматора, с входом второго квадратора, с вторым входом третьего перемно жителя и с первым входом четвергого перемно. . жителя, второй вход которого соединен с выходом второго блока памяти и с вторым входом первого перемножителя, выход которого подключен к, . первому входу четвертого сумматора, второй

9!9!50

В!!!!!1!!И Заказ 21 ба/43 Тираж 685 Подписное

1логиач !ПП1 "Паген . r.Óæòîðîä, ул. Проектная, 4 вход которого соединен с выходом третьего перемножителя, при этом выход четвертого сумматора подключен к второму входу первого усилителя, второй вход второго усилителя соединен с выходом пятого сумматора, входы которого соединены с выходами первого и четвертого перемножителей,, выход блока управления подключен к одним входам второго и третьего сумматоров, другие входы которых соединены с выходами первого блока памяти, причем выход генератора нормированного сигнала подключен к дополнительному входу второго- накопителя, а выходы блока вычисления амплитуды и фазы ситнала через канал обратной связи подключены к управляющим входам. элементов задержки и усилителей передающей стороны.

Источники информации, принятые во внимание при экспертизе

1. Заездный А. М. и др. Аппаратура пере-!

О дачи дискретной информации. МС вЂ” 5. М., "Связь", 1970, с. 16 — 17 (прототип).