Измеритель скорости изменения частоты частотно- модулированного сигнала

Измеритель скорости изменения частоты частотно- модулированного сигнала

Иллюстрации

Показать все

Реферат

 

1 3

В.И.Дикарев, С.В.Жук и А.В.Пожи аев

I (72) Авторы изобретеиия (7l.) Заявитель (54) ИЗМЕРИТЕЛЬ СКОРОСТИ ИЗМЕНЕНИЯ, ЧАСТОТЫ

ЧАСТОТНО-МОДУЛИРОВАННОГО СИГНАЛА

Изобретение относится к радиоизмерениям.

Известно устройство для измерения скорости изменения частоты, содержащее входное стабилизирующее устройство, фазовращатель, генератор импульсов, демодулятор отсчетов, выходной усилитель, схему запоминания (1Я .

Однако данное устройство не обес" печивает достаточной точности.

Наиболее близким по технической

-сущности к предлагаемому является устройство, содержащее два формирователя, каждый иэ которых состоит из полосового фильтра и амплитудного детектора, один из которых через триггер соединен с входом ключа, второй вход которого соединен со вторым входом второго ключа и выходом генератора импульсов, а выходы ключей через делитель частоты и непосредственно соединены с регист" ратором j2).

Данное устройство не обеспечивает достаточной точности при различных законах частотной модуляции.

Цель изобретения - повышение точности измерений при различных законах частотной модуляции.

Поставленная цель достигается тем, что в измерИтель скорости из" менения частоты частотно-модулиро" ванных сигналов, содержащий два формирователя, каждый из которых состоит иэ последовательно включенных no" лосового фильтра и амплитудного детектора, генератор импульсов, выход которого соединен с входами управ. ления первого и второго ключей, триггер вход которого соединен с первым входом первого управляемого делителя частоты, выход триггера соединен с информационным входом первого ключа, выход которого подключен к второму входу первого управляемого делителя частоты, и регистратор, введены арифметический

554

3 . 9?О вычислитель, второй управляемый делитель частоты, третий ключ, второй и третий триггеры и делитель частоты, вход которого соединен с выходом второго Формирователя, а выход соединен со входами всех триггеров и первым входом второго управляемого делителя частоты, второй вход которого соединен с выходом второго ключа, а выход подключен к первому входу арифметического вычислителя, второй вход. которого соединен с выходом первого управляемого делителя частоты, третий вход которого через третий ключ соединен с выходом третьего триггера, причем второй вход третьего ключа соединен с выходом генератора импульсов, выход первого формирователя соединен с вторым входом второго триггера, выход которого соединен с информационным.входом второго ключа, а выход арифметического вычислителя соединен с входом регистратора.

На чертеже приведена структурная электрическая схема измерителя °

Измеритель содержит формирователи 1 и 2, состоящие из полосовых фильтров 3 и 4 и амплитудных детекторов 5 и 6, делитель 7 частоты, триггеры 8-10, генератор 11 импульсов, ключи 12-14, управляемые делители 15 и 16 частоты, арифметический вычислитель 17, регистратор 18.

Входной сигнал подан на входную шину 19.

5 о

15 го гз зо

35 выделяются их огибающие. Видеоимпульсы с выхода амплитудного детектора

6 поступают на делитель 7 с коэффициентом деления 2. На выходе делителя 7 появляется каждый второй видеоимпульс. Указанные импульсы поступают на входы трйггеров, Триггер 9 этими импульсами перебрасываются в другое устойчивое состояние. В исходное состояние триггер 9 возвращается первым импульсом с выхода амплитудного детектора 5, когда частота входного сигнала попадает в полосу пропускания ь f2 полосового фильтра 3.

Длительность импульсов на выходе триггера 9 пропорциональна скорости изменения частоты принимаемого сигнала. Укаэанные импульсы поступают на первый вход ключа 12, на второй вход которого подаются импульсы высокой частоты с выхода генератора 11. Импульсы высокой частоты с выхода ключа 12, соответствующие длительности t i-го импульса триггера 9, поступают на первый вход делителя

16, на второй вход которого подаются видеоимпульсы с выхода делителя

7. В делителе 16 происходит последовательное сложение в цифровом коде значений „ (i 1, 2;...,и) и деление получившейся суммы на количество измерений и (объем выборки), которое,определяется делителем 7. При этом в делителе 16 после каждого измерения фиксируется в цифровом коде значение

Устройство работает следующим образом.

Сигнал с линейным V-образным заково ном частотной модуляции поступает на входы формирователей 1 и 2 импульсов, каждый из которых состоит из последовательно соединенных полосового фильтра 3 (4) и амплитудного детектора 5 (6). Причем полосовые

45 фильтры 3 и 4 настроены на разные частоты. Полоса пропускания фильтра

3 д 1, а фильтра 4 - a fq . Указанные полосы пропускания фильтров выбираются значительно меньше возможной ширины спектра (девиации частотыд1 ) исследуемого сигнала. Формирователй

1 и 2 преобразуют принимаемый сигнал в последовательность видеоимпульсов.

Радиоимпульсы с выходов полосовых фильтров 3 и 4 поступают соответственно на входы детекторов 5 и 6, где СсР = K„t„/т1, пропорциональное искомой скорости из- . менения частоть1 принимаемого сигна-. ла ср (= g< ) Видеоимпульсы с выхода делителя 7 поступают также на входы триггеров 8 и 10; При этом каждый поступивший импульс перебрасывает указанные триггеры в противоположные состояния.

Прямоугольные импульсы, длительность которых равна периоду модуляции Т принимаемого сигнала, поступают поочередно соответственно на входы ключей 13 и 14, на другие входы которых подаются импульсы высокой частоты от генератора 11. Импульсы высокой частоты с выходов ключей 13 и 14 поступают на входы делителя 15, на вход управления которого подаются импульсы с выхода делителя 7.

920554 ь ср =бр

ГсР

Формула изобретения

В делителе 15 происходит последова. тельное сложение в цифровом коде значений T„ (i = 1,2,...,n) и деление получившейся суммы на количество измерений:и. При этом в делителе 5

15 после каждого измерения фиксиру.ется в цифровом коде значение Т р =

Т /n равное искомому периоду

1з1

I модуляции принимаемого сигнала.

Измеренные значения Кср и Тср с выходов делителей 15 и 16 поступают в арифметический вычислитель 17, где определяется среднее значение искомой девиации частоты принимаемого сигнала 15

Значения измеренных параметров

Тср и д Гррфиксируются в регистраторе 18.

Таким образом, предлагаемое устройство позволяет автоматически оце- 25 нить не только скорость изменения частоты 3, но и период модуляции

Т и девиацию частоты а f+принимаемоro сигнала с линейным V-образным за,коном частотной модуляции. Исполь- 5О

1 зование при этом элементов и узлов вычислительной техники и усреднение результатов измерений обеспечивает повышение точности оценки указанных параметров по сравнению с известны- 55 ми устройствами аналогичного назначения.

Измеритель скорости изменения частоты частотно-модулированного сигнала, содержащий два формирователя, каждый из которых состоит из последовательно включенных полосо8oro фильтра и амплитудного детектора, генератор импульсов, выход которого соединен с входами управления

nepaoro и второго ключей, триггер, вход которого соединен с первым входом первого управляемого делителя частоты, выход триггера соединен с информационным входом первого ключа, выход которого подключен к второму входу первого управляемого делителя частоты, и регистратор, о т л и ч а ю шийся тем, что, с целью повышения точности измерений при различных законах частотной модуляции, в него введен ы арифметический вычислитель, второй управляемый делитель частоты, третий ключ, второй и третий триггеры и делитель частоты, вход которого соединен с выходом второго формирователя, а выход соединен с входами всех триггеров и первым входом второго управляемого делителя частоты, второй вход которого соединен с выходом второго ключа, а выход подключен к первому входу арифметического вычислителя, второй вход которого соединен с выходом первого управляемого делителя частоты, третий вход которого через третий ключ соединен с выходом третьего триггера, причем второй вход третьего ключа соединен с выходом генератора импульсов, выход первого формирователя соединен с вторым входом второго триггера, выход которого со- . единен с информационным входом второго ключа, а выход арифметического вычислителя соединен с входом регистратора, Источники информации, принятые во внимание при экспертизе

1. Патент США 8Г 3755734, кл. 324-787, 28.08.73.

2. Авторское свидетельство СССР по заявке N 2739478/18-09, кл. G 01 R 23/00, 20.03.79.

92О554

Составитель А.Артюк

Техред А. Бабинец

Корректор А. Дзятко

Редактор Н.Ромн<а

° » » »»»»»»» »»

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 2330/48 Тираж 719 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. "/5