Устройство для управления тиристорным преобразователем

Устройство для управления тиристорным преобразователем

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик нн921033 (6t) Дополнительное к авт. свид-ву (22) Заявлено 230780 (23) 2962498/24-07 с присоединением заявки ¹â€” (Р1} М Кп з

Н 02 Р 13/16

Государственный комитет

СССР по делам изобретений и открытий (23) ПриоритетОпубликовано 1504.82. Бюллетень ¹ 14 (53) УДК 621.316. .727 (088.8) Дата Опубликования описания 1504.82 (72) Авторы изобретения

Г.M. Чиликин и Ю.Н. Кияшко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ТИРИСТОРНО

ПРЕОБРАЗОВАТЕЛЕМ

Изобретение относится к электротехнике и может быть использовано при управлении тиристорными преобразователями, автономными инверторами и импульсными регуляторами постоянного напряжения.

Известны устройства, содержащие задающий генератор, двоичные счетчики импульсов, дешифратор, .выходные усилители сдвигаемых и. несдвигаемых последовательностей импульсов, блок управления (1).

Недостатком устройств является то, что регулирование временного сдвига производится не плавно, а дискретно на величину степени, равной периоду задающего генератора.

Наиболее близким техническим решением к изобретению по средствам и достигаемому резулвтату является .Устройство для управления тиристорным преобразователем, содержащее задающий генератор, соединенный своим выходом с первым счетчиком, который подключен 2 логическими выходами к одним входам дешифратора и управляющим выходом соединен с выходным каскадом. несдвигаемой последовательности, второй счетчик, 2л,логическими выходами соединенный с другими 30 входами дешифратора, блок управления, выходной каскад сдвигаемой последовательности и сдвигающий блок(2).

Недостатком известного устройства является то, что осуществляется изменение сдвига во времени двух последовательностей выходных импульсов в сторону увеличения,или.уменьшения дискретно на величину ступени, равной периоду задающего генератора.

Целью изобретения является обеспечение плавного изменения временного сдвига.

Поставленная цель достигается тем, что устройство снабжено дополнительным задающим генератором и частотным дискриминатором, причем частотный дискриминатор подсоединен своими входами к выходам основного и дополнительного задающих генераторов и выходами — ко входам сдвигающего блока, а блок управления подключен ко входу дополнительного задающего генератора.

При этом сдвигающий блок включает триггер, три элемента ИЛИ и пять элементов И, причем выходы дешифратора подсоединены ко входам первого элемента ИЛИ и одновременно к первым входам первого и второго элементов И, вторые входы которых подключены к

921033 выходам частотного дискриминатора, .выходы первого и второго элементов И соединены через второй элемент ИЛИ к первому входу триггера, второй вход которого связан с .выходом, третьего элемента И, входы которого соединены соответственно с выходами первого элемента ИЛИ, основного и дополнительного задающих генераторов, прямой и инверсный выходы триггера подсоединены к .первым входам соот- 10 ветственно четвертого и пятого элементов И, вторые входы которых подключены соответственно к выходам основного и дополнительного задающих генераторов, выходы четвертого.и пя- )5 того элементов И подсоединены ко входам третьего элемента ИЛИ, выход которого соединен со входом второго счетчика.

На чертеже представлена.:. принци- пиальная электрическая схема устройства для управления тиристорным преобразователем. устройство содержит задающий. генератор 1, соеднненный со входом пер 5 вого счетчика 2, который как.и..второй счетчик 3,2п логическими. ::вЫходами соединен с дешифратором 4, выходы которого подключены к+едвиаающему блоку 5; Сдвигающий блок 5 связан со вторым задающим геиераю ром 6 и частотным дискриминатором 7:,-.;входы ,.которого подключены к выходам основ-р ного и дополнительного задающих,.генераторов 1 и 6. Дополнительный задающий генератор б соединен с бло- 35 ком 8 управления. Счетчик 2 соединен с выходными каскадами 9 несдвигаемых последовательностей импульсов, а счетчик 3 соединен с выходными каскадами 10 сдвигаемых последователь- 40 ностей импульсов. Блок 5 состоит из пяти элементов И 11-15, трех элементов ИЛИ 16-18 и одного триггера 19., Первые входы логических элементов

И 13-15 соединены с выходами задаю- 45 щих генераторов 1 и 6, входы логичес« ких элементов И 11 и 12 и элемента

ИЛИ 16 соединены с выходами,дешифратора 4 и частотного дискриминатора 7.

Выход .элемента ИЛИ 18 подключен ко второму счетчику 3. Выходы элементов И 13 и ИЛИ 17 подсоединены к входам триггера 19,. выходы которого соединены со вторыми входами элементов it 14 и 15, Подключенных выхода.Ми к элементу ИЛИ 18. Задающий генератор 1 представляет собой элемент, генерирующий высокочастотную последовательность коротких тактовых импульсов, выход которого соединен со счетчиком 2, сдвигающим блоком 5 и частотным дискриминатором 7. Счетчик 2 — это нереверсивный двоичный счетчик, выполняющий роль делителя частоты и состоящий из .п триггеров, счетчик 3 также нереверсивный двоич- 65

ННЙ СЧЕТЧИК СОСТОЯЩИЙ из такОГQ же количества и триггеров. Для управления многофаэным тиристорным преобразователем устройство содержит счетчики 2 и 3, состоящие из триггеров, включенных по схеме раздвоения, т.е. счетные входы триггеров кажцого последующего разряда соединены соответственно с двумя выходами тригге ров предыдущего разряда. Каждый триггер счетчиков 2 и 3 своими выходами соединен с дешифратором 4, представляющим собой типовую многоразрядную схему сравнения двоичных кодов и выполняющего роль ограничителя сдвига выходных импульсов. Дополнительный задающий генератор б представляет собой элемент, генерирующий последовательность коротких импульсов с частотой, зависящей от сигнала блока

8 управления. Частотный дискриминатор

7, имеющий два входа, соединенных с задающими генераторами 1 и 6 и два выхода, соединенных со сдвигающим блоком 5., представляет собой схему сравнения частот импульсных сигналов. В зависимости от соотношения входных частот на одном из его выходов появляется сигнал разностной частоты. Выходные каскады 9 несдвиГаемой и 10 сдвигаемой последовательностей импульсов — это усилительные схемы, служащие для согласования работы устройства управления с последующими узлами тиристорного преобразователя.

Устройство работает следующиМ образом.

При включении устройства задающий генератор 1 посылает сигналы с периодом Туд следования импульсов на вход счетчика 2, котоый с помощью триггеров последнего разряда управляет выходным каскадом 9 несдвигаемых последовательностей импульсов,.работающим с периодом Т „ следования импульсов в 2п раз большим периода Ту< следования импульсов задающего. генератора. В начальный период работы устройства, когда. временный сдвиг между выходными последовательностями импульсов равен. нулю, дешифратор 4,находится в исходном состоянии. На одной из его выходных шин, соединенной с логическими элементами И 11 и ИЛИ 16, имеется разрешанпций сигнал. Второй задающий генератор 6 работает. с периодом Upg следования импульсов, равным T rÄ . На выходах частотного дискриминатора 7 не появляется разрешающих сигналов, и триггер 19 находится s исходном состоянии с разрешающим сигналом на прямом выходе и эапрещающии сигналом на инверсном выходе. Второй счетчик 3 работает от сигналов первого задающего генератора 1, проходящих через логические

921033

35 элементы И l4 и ИЛИ 18 и попадающих на вход <четчнка 3, которыи с помощью сигналов триггера последнегоразряда управляет выходным каскадом 10 сдвигаемых последовательностей импульсов, работающим с периодом Чф следования импульсов в 2 раз большим периода,Ту„

Для получения временного сдвига между последовательностями импульсов, выдаваемых выходными каскадами

9 и 10 с блока 8 управления поступает сигнал на второй задающий генератор 6, приводящий к увеличению частоты его работы, т.е. T t становится меньше Tgr, в результате чего с 5 выхода частотного дискриминатора 7 на вход логического элемента И 11 сдвигающего блока 5 подаются импульсы разностной частоты, которые при разрешающем сигнале с дешифратора 4 через элементы И 11 и ИЛИ 17 приводят к переключению триггера 19 в противоположное состояние.

Запрещающий сигнал прямого выхода триггера 19 на вход элемента И 14 .прекращает прохождение импульсов с первого задающего генератора 1 на второй счетчик 3, а разрешающий сигнал с инверсного выхода триггера 19, поступающий на один из входов,логического элемента И 15, приводит к прохождению импульсов со второго задающего генератора б через элементы

И 15 и ИЛИ. 18 сдвнгающего блока 5 на вход второго счетчика 3.

Ввиду того, что частота работы второго задающего генератора 6 несколько выше частоты работы первого

1 задающего генератора (fy = —, > Qt

1 г, — ), происходит некоторое уско- 4О

Ту„ рение в переключении триггеров счетчика 3 по сравнению со счетчиком 2, что в конечном итоге приводит к плавному увеличению временного сдви-,. га последовательностей импульсов вы- 45 ходного каскада 10 относительно последовательностей импульсов выходного каскада 9. При достижении временного сдвига предельной ступени регулировайия с дешифратора 4 по второй шине поступает разрешающий сигнал на входы логических элементов

И 12 и ИЛИ 16 сдвигающего блока 5..

В момент очередного совпадения импульсов первого и второго задающих генераторов 1 и 6 через трехвходовой элемент И 13 происходит переключение триггера 19 в исходное состояние. Запрещающий сигнал инверсного: выхода триггера 19, поступающий на вход элемента И 15, прекращает пода» 60 чу.импульсов повыаенной частоты с задающего генератора 6 через элементы И 15 и ИЛИ 18 на вход второго счетчика 3, а разрешающий сигнал прямого выхода триггера 19 на эле- 65 мент И 14 приводит к прохождению через логические элементы И 14 н

ИЛИ 18 импульсов от первого задающего генератора 1 на вход второго счетчика 3 с периодом следования Т4г,, при этом прекращается дальнейшее увеличение. временного сдвига между последовательностями импульсов выходных каскадов 9 и 10.

Прн подаче сигнала с блока 8 управления на второй задающий генератор .6, приводящего к уменьшению частоты его раббты, когда T rq становится несколько больше Т сл со ! л ° второго выхода частотного дискриминатора 7 на вход логического элемента И 12 сдвигающего блока 5 подаются импульсы разностной частоты, которые при разрешающем сигнале с дешифрато,ра 4 через элементы И 12 и ИЛИ 17 приводят к переключению триггера 19 сдвигающего блока 5 в противоположное состояние. Запрещающий сигнал. прямого вы%ода триггера 19 на вход элемента И 14 прекращает прохождение импульсов на второй счетчик 3 с пер" вого задающего генератора 1 а разрешающий сигнал с инверсного выхода триггера 19, поступающий на логический элемент И 15, приводит к прохождению импульсов на вход второго счетчика 3 через элементы И 15 и ИЛИ 18 с выхода второго задающего генератора б. Ввиду того, что частота работы второго задающего генератора 6 несколько ниже частоты работы первого задающего генератора 1 (йр, 1 1

4 Й Гл ), происходит йе- . а " Т „ которое замедление в переключении триггеров счетчика 3 по сравнению со счетчиком 2, что в конечном итоге приводит к плавному уменьшению временного сдвига последовательностей импульсов выходного каскада 10 относительно последовательностей им-. пульсов каскада 9; При достижении временного сдвига исходной.ступени регулирования с, дешифратора 4 по первой шине поступает разрешающий сигнал на входы логических элементов И 11 и ИЛИ 16 сдвигающего блока 5. В момент очередного совпадения импульсов первого 1 и второго 6 задающих-,генераторов через трехвходовый элемент И 13 происходит переключение триггера 19 в исходное состояние. Запрещающий сигнал инверсгого выхода триггера 19, поступающий на вход элемента И 15, прекращает подачу импульсов пониженной частоты на вход второго счетчика 3 через элементы И 15 и ИЛИ 18 с выхода второго задающего генератора 6, а разрешающий сигнал прямого выхода триггера 19 на элемент И 14 приводит к прохождению через логические элементы И 14 и ИЛИ 18 на вход второго

921033 счетчика. 3 импульсов от первого задающего генератора 1 с периодом их следования Т г„ . Это приводит к прекращению дальнейшего изменения временного сдвига между последовательностями импульсов выходных каскадов 5

9 и JO, который в этот момент становится равным нулю и соответствует исходному состоянию процесса регулирования.

Таким образом, подачей соответ- 10 ствующего сигнала блока 8 управления на вход второго задающего генератора б производится временный сдвиг последовательностей импульсов выходного каскада 10 относительно последо-i5 ва1ельностей импульсов выходного

"каскада 9, работающих с частотой

Йбк = Т . При этом изменине сдвига

Тбк во времени .в пределах периода Т к в сторону увеличения или уменьшенйя происходит плавно.

Формула изобретения

1. Устройство для управления тиристорным преобразователем, содержащее задающий генератор, соединенный своим выходом с первым счетчиком, который подключен 2 логическими .выходами к .одним входам дешифратора

4 управляющим выходом соединен с выходным каскадом несдвигаемой послецовательности, второй счетчик,2п логическими вйходами соединенный с 35 другими входами дешифратора, блок управления, выходной каскад сдвигаемой последовательности и сдвигающий блок, о т л и ч а ю щ е е с я . тем, что, с целью плавности регули- gQ рования, оно снабжено дополнительным задающим генератором и частотным дискриминатором, который подсоединен своими входами к выходам основного и дополнительного задающих генераторов и выходами — к входам. сдвигающего блока, а блок управления подключен к входу дополнительного задающего генератора.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что сдвигающий блок включает триггер, три элемента

ИЛИ и пять элементов И, причем выходы дешифратора подсоединены к axon дам первого элемента ИЛИ и одновременно к первым входам первого и второго элементов И, вторые входы которых подключены к выходам частотного дискриминатора, выходы первого и второго элементов И подсоединены через второй элемент ИЛИ к первому входу триггера, второй вход которого связан с выходом третьего элемента И, входы которого соединены соответственно с выходами первого элемента ИЛИ, основного и дополнительного задающих генераторов, прямой и инверсный выходы триггера подсоединены к первым входам соответственно четвертого и пятого элементов И, вторые входы которых подключены соответственно к выходам основного и дополнительного задающих генераторов, выходы четвертого и .пятого элементов И подсоединены к входам третьего элемента ИЛИ, выход которого соединен с -входом второго счетчика.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 564704 кл. Н 02 P 13/16, 1975.

2. Авторское свидетельство СССР

У 714619, кл. Н 02 P 13/16, 1978.

921033

Составитель В. Костюхин

Техред N. Tenep Корректор М. Демчик

Редактор Т. Кинь

Тираж 719 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раущская наб., д. 4/5

Заказ 2376/72

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4