Делитель частоты следования импульсов

Делитель частоты следования импульсов

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТ©РСКОМУ СВИДЕТЕПЬСТЗУ

Союз Советских

Социалистических

Республик (ii)921098 (61) Дополнительное к авт.. свид-ву— (22) Заявлено 21.04.80 (21) 2937882/18-2 1 с присоединением заявки №вЂ” (23) Приоритет— (51) М. К .

Н 03 К 23/02

Госудорстеенный комлтет .

Опубликовано 15.04.82. Бюллетень № 14

Дата опубликования описания 25.04.82 (53) УДК 621.374..44 (088.8 ) по делам нзобретеннй и открытий (72) Авторы изобретения

В. Г. Булыгин и А. В. Желваков

Опытно-конструкторское бюро приборов контроля и автоматики (71) Заявитель (54) ДЕ,ЛИТЕ,ЛЬ ЧАСТОТЫ С,ЛЕДОВАНИЯ ИМПУ,ЛЬСОВ

Изобретение относится к импульсной технике.

Известен делитель частоты следования импульсов содержащий два триггера, счетные входы которых соединены с входной шиной, прямой выход первого триггера сое- 5 динен с 1-входом второго триггера, инверсный выход второго триггера соединен с 1-входом первого триггера (1).

Недостаток данного устройства — невысокие стабильность работы и быстро10 действие.

Наиболее близким по технической сущности к изобретению является делитель частоты следования импульсов, содержащий два D-триггера и два элемента И-НЕ, 1s первый вход первого из которых соединен с С-входом первого D-триггера и входной шиной, второй вход — с прямым выходом первого D-триггера, а выход — с С-выходом второго D-триггера, инверсный выход которого подключен к S-входу первого триггера и D-входу второго триггера, причем,Р-вход первого триггера соединен с его инверсным выходом, а прямой выход— с первым входом второго элемента И вЂ” НЕ, второй вход которого соединен с инверсным выходом второго D-триггера (2).

Однако устройство обладает недостаточной надежностью работы и невысоким быстродействием.

Цель изобретения — повышение надежности работы при одновременном повышении быстродействия.

С этой целью в делитель частоты следования импульсов, содержащий два D-триггера и два элемента И вЂ” НЕ, первый вход первого из которых соединен с входной шиной, а выход — с С-входом первого Dтриггера, инверсный выход которого соединен с его D-входом и первым входом второго элемента И вЂ” НЕ, второй вход которого соединен с прямым выходом второго

0-триггера, введен инвертор, вход которого соединен с первым входом первого элемента И вЂ” НЕ, второй вход которого подключен к выходу второго элемента И—

НЕ, а выход соединен с С-входом второго

D-триггера, D-вход которого соединен с прямым выходом первого D-триггера, а а R-вход с R-входом первого D-триггера и с шиной установки нуля.

921098

Формула изобретения

Составитель О. Кружилина

Техред А. Бойкас Корректор В. Бутяга

Тираж 954 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )K,— — 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор А. Долинич

Зака 2381 75

На чертеже приведена структурная электрическая схема предлагаемого устройства.

Делитель содержит инвертор 1, элементы 2, 3 И вЂ” НЕ, и D-триггеры 4 и 5, а также входную шину 6 и шину установки нуля 7.

Устройство работает следующим образом.

Входная последовательность импульсов поступает на шину 6. По шине 7 производится установ. триггеров в нулевое состояние. При этом на выходе элемента 3 появляется уровень логической единицы. Первый входной импульс проходит на С-входы

D-триггеров 4 и 5.

Триггер 4 перебрасывается в единичное состояние, а триггер 5 Остается в нулевом состоянии, подтверждая нуль на его D-входе. На выходе элемента 3 И вЂ” HE по-прежнему остается уровень логической единицы. Вторым входным импульсом триггера 4. перебрасывается в нулевое состояние, а триггер 5 — в единичное, подтверждая логическую единицу на D-входе.

На выходе элемента 3 И вЂ” НЕ появляется уровень логического нуля, запрещая прохождение третьего входного импульср на

С-вход триггера 4 и поддерживая его в нулевом .состоянии. Третий импульс, пройдя через инвертор 1, переводит триггер 5 в нулевое состояние.

Таким образом, на выходах триггеров получается последовательность импульсов, деленная на три относительно входной последовательности.

Использование данного делителя частоты импульсов позволяет повысить стабильность деления и быстродействие устройства и дает возможность сократить расходы при обеспечении заданных технических требований в сравнении с более сложными электронными схемами.

Делитель частоты следования импульсов, содержащий два D-триггера и два элемента И вЂ” HE, первый вход первого из которых соединен с входной шиной, а выход — с

С-входом первого D-триггера, инверсный выход которого соединен с его D-входом, 15 и первым входом второго элемента И вЂ” НЕ, второй вход которого соединен с прямым выходом второго D-триггера, отличающийся тем, что, с целью повышения надежности работы при одновременном повышении быстродействия, в него введен инвертор, вход которого соединен с первым входом первого элемента И вЂ” НЕ, второй вход которого подключен .к выходу второго элемента И вЂ” НЕ, а выход соединен, с- С-входом второго D-триггера, D-вход которого

25 соединен с прямым выходом первого триггера, а R-вход с R-входом первого D-триггера и с шиной установки нуля.

Источники информации, принятые во внимание при экспертизе

1. Гутников В. С. Интегральная электроника в измерительных приборах, Л., «Энергия», 1974, с. 85, рис. 42 б.

2. Авторское свидетельство СССР № 646444, кл. Н 03 К 23/02, 30.09.77.