Арифметико-логическое устройство

Арифметико-логическое устройство

Иллюстрации

Показать все

Реферат

 

HCAHHE

ИЗОБРЕТЕНИЯ

О П Союз Советских

Социалистическик

Республик ()922727 л., // г

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свид-ву (22) Заявлено 050778 (21) 2638168/18-24

f$$) Q Кп 3

G 06 F 7/38 с присоединением заявки ¹

Государственный комитет

СССР но делам изобретений, и открытий (23) Приоритет

Опубликовано 230482 Бюллетень ¹ 15 (53,) УДК 681.325 (988. 8) Дата опубликования описания 23 ° 04.82 (72) Авторы изобретения

В.В.Цесин и A.A.Øoñòàê

Минский радиотехнический институт (71) Заявитель (5 4 ) AP ИФМЕ1ИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть применено при разработке быстродействующих арифметико-логических устройств (АЛУ), выполняющих логические операции, а также операции двоичной и десятичной арифметики.

Известно многофункциональное АЛУ, содержащее два регистра, три мало-. раэрядных сумматора, которые могут объединяться попарно или все вместе с помощью клапанов, блок управления (1) .

Недостатком известного АЛУ явля» ется его малое .быстродействие иэ-за необходимости коммутации сумматоров на каждом шагу работы АЛУ.

Известно быстродействующее АЛУ, содержащее блок двоичной арифметики, предназначенный для выполнения арифметических операций над двоичными числами и логических операций, и блок цифровой десятичной арифметики (2) .

Основными недостатками этого АЛУ являются простаивание блока двоичной арифметики при работе блока цифровой десятичной арифметики и наоборот большой объем оборудования.

Известно также АЛУ, содержащее два входных регистра, узел транзита, инвертирования и десятичной коррекции, узел формирования логических функций, узел формирования межтетрадных переносов, узел формирования внутритетрадных переносов, узел селекции, выходной регистр, узел формирования признаков операций, причем входы узла транзита, инвертирования и десятичной коррекции соединены с прямыми и инверсными выходами первого входного регистра, а выходы подключены к первой группе входов узла формирования логических функций,. к второй группе входов которого подключены выходы второго входного регистра, первая и вторая группы выходов узла формирования логических функций соединены соответственно с первой и второй группами узла формирования межтетрадных переносов, узла формирования внутритетрадных переносов и узла селекции, третья груп". па выходов узла формирования логических функций соединена с третьей группой входов узла селекции, четвертая и пятая группы входов которого соединены с выходами узлов формиЗ0 рования межтетрадных ннутритетрадных

922727

Цель изобретения - увеличение быстродействия арифметико-логическо 45 го устройства.

Поставленная цель достигается тем, что АЛУ, содержащее входные регистры, узел транзита, инвертирования и десятичной коррекции, узел формирования логических функций, узел формирования межтетрадных переносов, узел селекции и выходной регистр, входы которого соединены с выходами узла селекции, входа узла транзита, инвертирования и десятичной коррекции соединены с прямыми и инверсными выходами первого входного регистра, а выходы подключены к первой группе входов узла формирования логических функций, к второй 60 группе входов которого подключены выходы второго входного регистра, первая и вторая группы выходов узла формирования логических функций.соединены соответственно с первой и вто- 5 переносов, выходы узла селекции подключены к входам выходного регистра, третья группа входов узла формирования ннутритетрадных переносов подключена к выходам узла межтетрадных переносов, выходы узла формирования признаков операций подключены к управляющим входам узла транзита, инвертирования и.десятичной коррекции .и узла поразрядной секции, кроме это го устройство содержит дополнительные10 узлы транзита, инвертирования и десятичной коррекции, формирования логических функций и формирования внутритетрадных переносов, причем входы дополнительного узла транзита 15 инвертирования и десятичной: коррекции подключены к прямым и инверсным выходам первого регистра, а выходы подключены к первой группе входов дополнительного узла . формирова- щ ния логических функций, первая и втЬрая группы выходов которого соединены соответственно с первой и второй группой входов дополнительного узла формирования внутритетрадных пе-25 реносав, третья группа входов кото-. рого подключена к выходам узла формирования межтетрадных переносов, а выходы соединены с шестой группой входов узла селекции, седьмая группа входов которого подключена к третьей группе выходов дополнительного узла формирования логических функций, вторая группа входов кото рого подключена к выходам второго регистра (3) .

Основным недостатком данного АЛУ является недостаточное быстродействие вследствие наличия узлов формирования внутритетрадных переносов, включенных между узлом формирования 40 межтетрадных переносов и узлом селекции. рой группами входов узла формирования межтетрадных переносов и узла селекции, третья группа выходов узла формирования логических функций соединена с третьей группой входов узла селекции, четвертая группа входов которого соединена с выходами узла фор- мирования межтетрадных переносов, группа управляющих входов узла транзита, инвертирования и десятичной коррекции и узла селекции подключены к управляющему входу устройства, дополнительно содержит узел потетрадного суммирования и десятичный корреактирующийсумматор, причем входы к ,узла потетрадного:"суммирования под«, лючены к выходам узла транзита, инвертирования и десятичной коррекции и второго входного регистра, а выходы подключены к входам десятичного корректирующего сумматора и пя-. той группы входов узла селекции, шестая группа входов которого подключена-к выходам десятичного корректирую щего сумматора, управляющий вход которого соединен с управляющим вхо. дом устройства.

Кроме того, узел селекции содержит в каждом разряде элементы И и

ИЛИ, причем выходы элементов И подключены к входам элемента ИЛИ, выход которого соединен с выходом соответствующего разряда узла селекции, причем s первом разряде каждой тетрады узла селекции первые прямые входы первого, второго и третьего элементов И соединены с соответствующими входами первой, второй и трехьй групп входов узла селекции, а вторые прямые входы этих элементов И соединены соответственно с.первым, вторым и третьим управляющими входами узла селекции, первый инверсный вход четвертого элемента И и первый прямой вход пятого элемента И подключены к соответствующему входу пятой группы входов узла селекции, первый инверсный вход шестого элемента И и первый прямой вход седьмого элемента И подключены к соответствующему входу шестой группы входов узла селекции, второй и третий прямые входы четвертого элемента И, второй инверсный и третий прямой входы пятого элемента И, второй прямой и третий инверсный входы шестого элемента И и второй и третий инверсные входы седьмого элемента И подключены к соответствующим входам . четвертой группы входов,,четвертые прямые входы четвертого, пятого, шестого и седьмого элементов И подключены к четвертому управляющему входу узла селекции, во втором разряде каждой тетрады узла селекции первые прямые входы первого, второго и,третьего элементов И соединены

922727 с соответствующими входами первой, второй и третьей групп входов узла селекции, а вторые прямые входы этих элементов И соединены соответственно с первым, вторым и третьим управ-. ляющими входами узла селекции, пер- 5 вый инверсный и второй прямой входы четвертого элемента И, первый пря-. мой и второй инверсный входы пятого элемента И и первый прямой. вход шестого элемента И подключены к соответ-10 ствующим входам пятой группы вхо . дов узла селекции, первый инверсный и второй прямой входы, седьмого элемента И, первый прямой и второй инверсный входы восьмого элемента И и первый прямой вход девятого элемента И подключены к соответствующим входам шестой группы входов узла селекции, третий прямой вход четвертого элемента И, третий и четвертый прямые входы пятого элемента И, второй инверсный и третий прямой входы шестого элемента И, третий инверсный вход седьмого элемента И, третий прямой и четвертый инверсный входы восьмого элемента И и второй и трЕтий инверсные входы девятого элемента И подключены к соответствующим входам четвертой группы входов уз/ ла селекции, четвертые прямые входы четвертого, шестого, седьмого З0 и девятого элементов И, а также пятые прямые входы пятого и восьмого элементов И соединены с четвертым управляющим входом узла селекции, в третьем разряде каждой тетрады узла 35 селекции первые прямые входы первого, второго и третьего элементов И соединены с соответствующими входа.ми первой, второй и третьей групп входов узла селекции, а вторые прямые входы этих элементов И соединены соответственно с первым, вторым и третьим управляющими входами узла селекции, .первые инверсные и вторые прямые входы четвертого и пятого элементов И, первый прямой вход шестого элемента И, первый и второй прямые и третий инверсный входы седьмого элемента И подключены к соответствующим входам пятой груп:пы входов узла селекции, первые инверсные и вторые прямые входы восьмого и девятого элементов И, первый прямой вход десятого элемента И первый и второй прямые и треt

55 тий инверсный входы одиннадцатого элемента И подключены к соответст« вующим входам шестой группы входов узла селекции, третьи прямые входы четвертого и пятого элементов И, аТороА инверсный и третий прямой

60 входы шестого элемента И, четвертый и пятый прямые входы седьмого элемента И, третьи инверсные входы восьмого и девятого элементов И, второй и третий инверсные входЫ де- 5 сятого элемента И, четвертый прямой и пятый инверсный входы одиннадцатого элемента И.подключены к соответствующим входам четвертой группы входов узла селекции, четвертые пря-мые входы четвертого, пятого, шестого, восьмого, девятого и десятого элементов И, а также шестые прямые входы седьмого и одиннадцатого элементов И соединены с четвертым управляющим входом узла селекции, в четвертом разряде каждой тетрады узла селекции первые прямые входы первого, второго и третьего элементов И соединены с соответствующими входами первой, второй и третьей групп входов узла селекции, а вторые прямые входы этих элементов И соединены соответственно с первым, вторым и третьим управляющими входами узла селекции, первые инверсные и вторые прямые входы четвертого, пятого и шестого элементов И, первый прямой вход седьмого элемента И, а также первый, второй и третий прямые и четвертый инверсный входы восьмого элемента И подключены к соответствующим входам пятой группы входов. узла селекции, первые инверсные и вторые прямые входы девятого, десятого и одиннадцатого элементов И, первый прямой вход двенадцатого элемента И, а также первый, второй и третий прямые и четвертый инверсный входы двенадцатого элемента И подключены к соответствующим входам шестой группы входов узла селекции, третьи прямые входы четвертого, пятого и шестого элементов И, второй инверсный и третий прямой входы седьмого элемента И; пятый и шестой прямые входы восьмого элемента И, третьи инверсные входы девятого, десятого и одиннадцатого элементов И, второй и третий инверсные входы двенадцатого элемента .И и пятый прямой и шестой инверсный входы тринадцатого элемента И подключены к соответ« ствуюшим входам четвертой группы входов узла селекции, четвертый прямой вход четвертого, пятого, шестого, седьмого, девятого, десятого, одиннадцатого и двенадцатого элементов И, а также седьмой прямой вход восьмого и тринадцатого элементов И соединены с четвертым управляющим входом узла селекции.

На фиг.1 приведена структурная схема арифметико-логического устройства; на фиг.2 — 5 — функциональные схемы соответственно первого, второго, третьего и четвертого разряцов i-ой тетрады узла селекции.

АЛУ, изображенное на фиг.1, содержит два входных регистра 1 и 2, зел 3 транзита, инвертирования и уз десятичной коррекции, узел 4 фор ми922727

8 рования логических функций, узел 5 формирования межтетрадных переносов, узел 6 лотетрадного суммирования, узел 7 селекции, десятичный корректируюший сумматор 8, выходной регистр 9, управляющий вход 10, причем входы узла 3 транзита, инвертирования и десятичной коррекции соединены с прямыми 11 и инверсными 12 выходами первого входного регистра 1, а выходы подключены к первой группе входов узла 4 формирования логических функций, к второй Группе входов которого подключены выходы второго входного регистра 2, пер1 вая 13 и вторая 14 группы выходов, предназначенные для формирования соответственно значений функций И и

ИЛИ узла 4 формирования логических функций, соединены соответственно с первой и второй группами входов узла 5 формирования межтетрадных переносов и узла 7 селекции, третья 15 группа выходов, предназначенная для формирования значения функции Исключающее ИЛИ узла 4 формирования логических функций, соединена с третьей группой входов узла 7 селекции, четвертая группа sxoдов.которого соединена с выходами 16 узла 5 формирования межтетрадных переносов, первая и вторая группы вхо« дов узла 6 потетрадного суммирования подключены соответственно к выходам узла 3 транзита, инвертирования и десятичной коррекции и второго входного регистра 2, вход десятичного корректирующего сумматора 8 соединен с выходом 17 узла 6 потетрадного суммирования и с пятой группой входов узла 7 селекции, шестая дополнительная группа входов которого соединена с выходом 18 десятичного корректируюшего сумматора 8, выход 19 узла 7 селекции соединен с входом выходного регистра 9.

Первый разряд 1-ой тетрады узла 7 селекции, изображенный на фиг.2, содержит элемент И 20, первый прямой вход которого соединен с выхо« дом О„„ значения функции И узла 4 формирования логических функций, значение 6<. поступает.:на вход узла 7 селекции при наличии на втором прямом входе элемента И 20 управляющего сигнала 21, элемент И 22, первый прямой вход которого соединен с выходом Т „- значения функции ИЛИ узла 4 формирования логических функций, значение Т,, поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 22 управляющего сигнала 23, элемент И

24, первый прямой вход которого соединен с выходом Н „- значения функции Исключающее .ИЛИ узла 4 формирования логических функций, значение Н„; поступает на вход узла 7

ВтоРой разряд i-ой тетрады узла 7 .селекцйи„ изображенный на фиг.3 содержит элемент И 32, первый прямой, вход которого соединен с выходом G „значения функции И узла 4 формирова35 ния логических функций, значение 6 „. поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 32 управляющего сигнала 21 элемент И 33, первый прямой вход ко40 торого соединен с выходом Tg значения функции ИЛИ узла 4 формирования логических функций, значение Т, поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 33 управляюшего сигнала 23, элемент И 34, первый прямой вход которого соединен с выходом Н, значения функции Исключаюшее ИЛИ узла 4 формирования логических функций, значение Н „ поступает на выход узла 7 селекции при наличии на втором прямом входе элемента. И 34 управляющего сигнала 25, выход Я„; значения суммы узла 6 потетрадного суммирования соединен с первым инверсным входом элемента И 35 и первым прямым входом элемента И 36, а выход Я ; соединен с вторым прямым входом элемента И 35, вторым инверсным входом .элемента И 36 и с

60 первым прямым входом элемента, И 37, выход S значения суммы десятично»

ro корректируюшего сумматора 8 соединен с первым инверсным входом элемента И 38 и первым прямым входом элемента И 39, а выход S ц соединен

25 селекции при наличии на втором прямом входе элемента И 24 управляющего сигнала 25, выход S; значения суммы узла 6 потетрадного суммирования соединен с первым инверсным входом элемента И 26 и с первым пря-. мым входом элемента И 27, выход S

11 значения суммы десятичного коррек» тируюшего сумматора 8 соединен с первым инверсным входом элемента И

28 и с первым прямым входом элемента И 29, выход С „ узла 5 формиро» вания межтетрадных переносов соединен с вторыми прямыми входами элементов И 26 и И 28 и с вторыми инверсными входами элементов И 27 и

29, выход С; узла 5 формирования межтетрадных переносов соединен с третьими прямыми входами элементов И 26 и И 27 и третьими инверсными входами элементов И 28 и И 29, при наличии управляющего сигнала 30 на четвертых прямых входах элементов И 26 - 29 происходит с соответствуюшим преобразованием перЕдача информации с входов элементов И 26

29 на выход узла 7 селекции, эле. мент ИЛИ 31 входы. которого -соединены с выходами элементов И 20, 22, 24, 26, 27, 28 и 29 °

922727

10 с втОрым прямым ВхОДОм элемента

38, вторым инверсным входом элемента И 39 и с первым прямым входом элемента И 40, выход С „ узла 5 формирования межтетрадных переносов соединен с третьими прямыми входами элементов И 36 и 39 с вторыми инверсными входами элементов И 37 и

40, выход С„ соединен с третьими прямыми -входами элементов И 35 и 37, clтретьими инверсными входами элементов И 38 и 40, с четвертым прямым входом элемента И 36 и четвертым инверсным входом элемента И 39, при наличий управляющего сигнала 30 на четвертц прямых входах элементов. И 35, 37, 38 и 40 и на пятых прямых входаХ элементов И 36 и 39 происходит передача информации с входов элементов И 35 - 40 на выход узла 7 селекции, элемент ИЛИ 41, входы которого соединены с выходами элементов И 32 - 40.

Третий разряд 1 -ой тетрады узла 7 селекции, изображенный на фиг.4, содержит элемент И 42, первый прямой вход которого соединен с выходом

G ; значения функции И узла 4 формирования логических функций, значение Gg; поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 42 управляющего сигнала 21, элемент И 43, первый прямой вход которого соединен с выходом Ту значения функции ИЛИ узла 4 формирования логических функций значение Т ; поступает на выход узла 7 при наличии на втором прямом входе элемента И 43 управляющего сигнала 23, элемент И 44, первый прямой вход которого соединен с выходом Н ; значения функции Исключающее ЙЛИ узла 4 формирования логических функций, значение Н ; поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 44 управляющего сигнала 25, выход S „. значения суммы узла 6 потетрадного суммирования соединен с первым инверсным входом элемента И 4 и с первым прямым входом элемента И 46, выход S ; суммы узла 6 потетрадного суммирования соединен с первым инверсным входом элемен» та И 47 и вторым прямым входом элемента И 46, выход 83„. суммы узла б потетрадного суммирования соединен с вторыми прямыми входами элементов И 45 и 47, с первым прямым входом элемента И 48 и с третьим инверс

1 ным входом элемента И 46, выход Я„. значения суммы десятичного коррек» тируюшего сумматора 8 соединен с первым инверсным входом элемента И

49 и с первым прямым входом элемента И 50, выход S<; значения суммы десятичного корректирующего сумматора 8 соединен с первым инверсным входом элемента И 51 и с вторым прямым входом элемента И 50, выход S>< суммы десятичного корректирующего сумматора 8 соединен с вторыми пря» мыми входами элементов И 49 и 51, с

5 первым прямым входом элемента И 52 ,и с третьим инверсным входом элемен1 та И 50, выход С;„ узла 5 формиро« вания межтетрадных переносов соединен,с вторыми инверсными входами эле>Р ментов И 48 и 52, с четвертыми пря- мыми входами элементов И 46 и 50, выход С. соединен с третьими прямыми входами элементов И 45, 47 и 48, с пятым прямым входом элемента И 46, с третьими инверсными входами элементов И 49, 51 и 52 и с,пятым инверсным входом элемента И 50, при наличии управляющего сигнала 30 на четвертых прямых входах элементов И

45, 47, 48, 49, 51.и 52 и на шестых прямых входах элементов И 46 и 50 происходит с соответствующим преобразованием передача информации с входов элементов И 45 - 52 на выход узла 7 селекции, элемент ИЛИ 53, входы которого соединены с выходами элементов И 42 - 52.

Четвертый разряд 1-ой тетрады узла 7.селекции, изображенный на фиг.5 содержит элемент И 54, первый пря30 мой вход которого соединен с выходом G 4; значения функции И узла 4 формирования логических функций, значение G4Ä поступает на выход узла 7 селекции при наличии на втором

35 прямом входе элемента И 54 управляющего сигнала 21, элемент И 55, первый прямой вход которого соединен с выходом. Т4„. Значения функции ИЛИ узла 4 формирования логических фуйк40 ций, значение Т 4; поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 55 управляющего сигнала 23, элемент И

56, первый прямой вход которого сое45 динен с выходом Н4; значения функции Исключающее ИЛИ узла 4 формирования логических функций, зна5 ченйе Н 4; поступает на выход уз ла 7 селекции при наличии на втором прямом входе элемента И 56 управляющего сигнала 25, выход S q. значения суммы узла 6 потетрадного суммирования соединен с первым инверсным входом элемента И 57 и с первым прямым входом элемента И 58, выход Я 1;значения суммы узла 6 потетрадного .суммирования соединен с первым инверсным входом элемента И 59.и с вторым прямым входом элемента И 58, выход S ; значения суммы узла 6 по60 тетрадного суммирования соединен с первым инверсным входом элемента И

60 и е третьим прямым входом элемента И Ф8, выход S41 значения суммы узла 6 потетрадного суммирования сое65 динен с вторыми прямыми входами эле922727 ментов И 57, 59 и 60, с первым прямым входом элемента И 61 и с четвертым инверсным входом элемента И 58, 1 выход Б„значения суммы десятичного. корректирующего сумматора. 8 соединен с первым инверсным входом элемента И 62 и с первым прямым входом элемента И 63, выход S< значения

1 суммы десятичного корректирующего сумматора 8 соединен с первым инверсным входом элемента И 64 и с вторым прямым входом элемента И 63, выход S ; значения суммы десятичного корректирующего суМматора 8 соединен с первым инверсным входом элемента И 65 н с третьим прямым входом элемента И 63, выход S<; значения суммы десятичного корректирующего сумматора 8 соединен с вторыми прямыми входами элементов И 62, 64 и 65, с первым прямым входом элемента И 66 и с четвертым инверсным входом элемента И 63, выход С; „ узла 5 формирования межтетрадных переносов соединен с вторыми инверсными входами элементов И 61 и бб и с пятыми прямыми входами элементов И

58 и 63, выход С; соединен с третьими прямыми входами элементов И 57, 59, 60 и 61, с третьими инверсными вкодами элементов И 62, 64,65 и бб, с шестым прямым входом элемента И 58 и с шестым, инверсным входом элемента И 63, .при наличии управляющего сигнала 30 на четвертых прямых вхо." дах элементов И 57, 59, 60, 61, 62, 64, 65 и бб н на седьмых прямых входах элементов И 58 и 63 происходит с соответствующим преобразованием передача информации с входов элементов И 57 - 66 на выход узла 7 се,лекции, элемент .ИЛИ 67, входы которого соединены с выходами элементов И 54 — 66, В АЛУ входные регистры 1 и 2 мотут быть выполнены на двухтактных

D-триггерах. Предполагается, что узел транзита, инвертирования и десятичной коррекции, узел 4 формирования логических функций, узел 5 формирования межтетрадных переносов, узел б потетрадного суммирования, узел,7 селекции и десятичный корректирующий сумматор 8 выполнены в виде комбинационных схем. В качестве узла 3 транзита, инвертирования и десятичной коррекции используется коммутационная схема, содержащая в каждом разряде элементы И, выходы которых соединены с входами элемента ИЛИ, а также содержащая потет" радный сумматор, .прибавляющий число 6 (двоичный код.0110) к значению, поступающему с йрямого выхода 11 первого входного .регистра 1. Узел 4 формирования логических фукнций содержит в каждом разряде элементы И, ИЛИ, исключающее Илг.. Узел 5 формирования межтетрадных переносов выполнен на элементах И-ИЛИ и формирует групповой перенос в каждую тетраду по параллельной схеме. Узел б потетрадного суммирования содержит в каждой тетраде сумматор с параллельным переносом. Узел 7 селекции выполнен на элементах И и ИЛИ, его функциональная схема приведена !

О на фиг.2 - 5. Десятичный корректирующий сумматор 8 содержит коммута-. тор на элементах И-ИЛИ, содержащий на входе потетрадный сумматор, прибавляющий число 10 к значению, посту-. 5 пающему на его вход, с игнорированием возникающего при этом переноса из тетрады (этим самым осуществляется вычитание шести) . Выходной регистр 9 может быть реализован на

20 двухтактных 0-триггерах.

АЛУ работает следующим образом.

1. Выполйение логических операций ° Операнды поступают на выходные регистры 1 и 2, узел 3 транзита, инвертирования и десятичной коррекции пропускает информацию транзитом (без преобразования). С помощью узла 4 формирования логических функций выполняют логические операции элементы И, ИЛИ, исключающее ..ИЛИ.

Группы выходов 13 - 15 соединены с группами входов узла 7 селекции, на управляющий вход которого подан сигнал нужной логической операции, после чего на выходе узла 7 селекции появляется результат, который записывается в выходной регистр 9.

2. Выполнение операций десятичной арифметикиг

40 а) Операнды имеют одинаковые знаки. В этом случае они обрабатываются в прямых кодах. Операнды поступают на входные регистры 1 и 2. Узел

3 транзита, инвертирования и десятичной коррекции осуществляет уве45 личение каждой десятичной цифры на шесть . Иежтетрадные переносы в узле 5

ФоРмируются с учетом избытка, введенного в каждую десятичную цифру, B узле б потетрадного суммирования

50 производится потетрадное сложение операндов, поступающих на входы узла б. Десятичный корректирующий сумматор 8 осуществляет уменьшение каждой потетрадной суммы, поступаю55 щей с выхода узла 6 потетрадного суммирования, на шесть. В узле 7 селекции осуществляется прибавление к значениям сумм 1-ой тетрады, по« ступающим на пятую и шестую группы

60 входов узла 7 селекции соответственно с выходов узла б потетрадного суммирования и десятичного корректирующего сумматора 8, значения переноса С; в данную тетраду, которое фоРмиРУется Узлом 5 формирования

13

922727 ,i4 межтетрадных переносов. При этом, если возник перенос из 1-тетрады С„, то на выход поступает результат, учитывающий введенный избыток шесть, если перенос из тетрады не возник, то на выход поступает результат тетрады, который получен без учета избытка шесть. Знак результата определяется знаками операндов. б) Операнды имеют разные знаки.

Операнд с положительным знаком по 10 дается во входной регистр 2, операнд со знаком минус - во входной регистр 1. В этом случае узел 3 траи« зита, инвертирования и десятичной коррекции осуществляет инвертирова- 15 ние операнда, этим самым вносится избыток шесть в каждую тетраду. Далее вычислительный процесс происходит аналогично рассмотренному в п.

2а. Если результат получается со знаком минус, то для получения прямого кода отрицательного числа результат пбступает но входной ре гистр 1, а во входной регистр 2 записываются нули. Затем все происходит аналогично, как при сложении десятичных чисел, описанном в данном пункте.

3. Выполнение операций двоичной арифметики. Если операнд необходимо вычесть, то он поступает на входной регистр 1. При сложении узел 3 транзита, инвертирования и десятичной коррекции пропускает информацию транзитом,а при вычитании - осуще ствляет инверсию операнда. Десятичный корректирующий сумматор 8 пропускает информацию транзитом,. В остальном процесс происходит аналогично рассмотренному в и. 2а, однако, независимо от того, возник. 40 перенос из 1-ой тетрады или.нет, .результат получается одинаковый, так как на выходах узла б потетрадного суммирования и десятичного корректирующего сумматора 8 находятся одинаковые значения.

Таким образом, предлагаемое АЛУ позволяет повысить быстродействие путем исключения узлов формирования внутритетрадных переносов, за счет чего уменьшается количество последовательно соединенных узлов обработки информации.

Формула изобретения

1. Арифметико-логическое устройст во, содержащее входные ре ги стры, узел транзита, инвертирования и десятичной коррекции, узел формиро-. нания логических функций, узел формиронания межтетрадных переносов, узел селекции и ныходной регистр, входы которого соединены с выходами узла селекции, входы узла тран- 65 зита, инвертирования и десятичной коррекции соединены с прямыми и инверсными выходами первого входного регистра, а выходы подключены к первой группе входов узла. формирования логических функций, вторая группа входов которого соединена с выходами второго входного регистра, первая и вторая группы выходов узла формирования логических функций,соединены соответственно с первой и второй группами входов узла формирования межтетрадных переносов и узла селекции; третья группа выходов узла формирования логический функций подключена к третьей группе входов узла селекции, четвертая группа входов которого соединена с выходами узла формирования межтетрадных переНосов, группа управляющих входов узла транзита инвертирования и десятичной коррекции и узла селекции подключена к управляющему входу устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство содержит узел потетрадного суммирования и десятичный корректирующий сумматор, причем входы узла потетрадного суммирования подключены к выходам узла транзита, инвертирования и десятичной коррекции и второго входного регистра, а выходы подключены к входам десятичного корректирующего сумматора и пятой группе входон узла селекции, шестая группа вХодов которого подключена к выходам десятичного корректирующего сумматора, управляющий вход которого соединен с управляющим входом устройства.

2, Устройство по и. 1, о т л ич а ю щ е е с я тем, что узел селекции, разряды которого сгруппированы в тетрады, содержит в каждом разряде элементы И и ИЛИ, причем выходы элементов И подключены к входам элемента ИЛИ, выход которого соединен с выходом соответствующего разряда узла селекции, причем в первом разряде каждой тетрады узла селекции первые прямые входы первого, нторого и третьего элементов И соединены с соответствующими входами первой, второй и третьей групп входов узла селекции, а вторыв прямые входы этих элементов И соединены соответственно с перным, вторым и третьим управляющими входами узла селекции, первый инверсный вход четвертого элемента И и первый прямой нход пятого элемента И подключены к соответствующему входу пятой группы входов узла селекции, первый инверсный вход шестого элемента И и первый прямой вход седьмого элемента И подключены к соответствующему входу шестой группы входов узла селекции, второй и третий прямые входы четвер922727

1б того элемента И, второй инверсный и третий прямой входы пятого элемента И, второй прямой и третий инверсный входы шестого элемента И, второй и третий инверсные входы седьмого элемента И подключены к соот- 5 ветствующим входам четнертой группы входов узла селекции, четвертые прямые входы четнертого, пятого, шестого и седьмого элементов И подключены к четвертому управляющему входу )g узла селекции, во втором разряде каждой тетрады узла:селекции первые прямые входы первого, второго и третьего элементов И соединены с соответствующими входами первой, второй и третьей групп входов узла селекции, а вторые прямые входы этих элементов И соединены соответственно с первым, вторым и третьим управляющими входами узла селекции, первый инверсный и второй прямой входы четвертого элемента И, первый прямой и второй инверсный входы пятого элемента И и первый прямой вход .шестого элемента И подключены к соответствующим входам пятой группы входов. узла селекции, первый инверсный и второй прямой входы седьмого элемента И, первый прямой и второй инверсный входы восьмого элемента Йи первый прямой вход девятого элемента И подключены к соответствующим входам шестой группы входов узла селекции, третий прямой вход четвертого элемента И, третий и четвертый прямые входы. пятого элемента И, второй ин- 35 версный и третий прямой входы шестого элемента И, третий инверсный вход седьмого элемента И, третий прямой и четвертый инверсный входы восьмого элемента И, второй и третий ин 4О версные входы девятого элемента И подключены к соответствующим Входам четвертой группы входов узла селекции, четвертые прямые входы четвертого, шестого, седьмого и девятого элементов И, а также пятые прямые входы пятого и восьмого элементов И соединены с четвертым управляющим входом узла селекции, в третьем разряде каждой тетрады узла селекции первые прямые входы первого, второго и третьего элементов И соединены ссоответствующими входами первой,, второй и третьей групп входов узла селекции, а вторые прямые входы этих элементов И соединены соответственно с первым, вторым и третьим управляющими входами узла .селекции, первые инверсные и вторые прямые входы четвертого и пятого элементов И, первый прямой вход шестого элемен- 60 та И и первый и нторой прямые и третий инверсный входы ..седьмого элемента И подключены к соответствующим входам пятой группы входов, узла селекции, первые инверсные и вторые 65 прямые входы восьмого и девятого элементов И, первый прямой вход десятого элемента И, первый и второй прямые и третий инверсный нходы одиннадцатого элемента И подключены к соответствующим входам шестой группы входов узла селекции, третьи прямые входы четвертого и пятого элементов И, второй инверсный и третий прямой входы шестого элемента И, четвертый и пятый прямые входы седьмого элемента И, третьи инверсные входы восьмого и девятого элементов И, второй и третий инверсные входы десятого элемента И, четвертый прямой и пятый инверсный входы одиннадцатого элемента И подключены .к соответствующим входам четвертой группы входов узла селекции, четвертые прямые входы четвертого, пятого, шестого, восьмого, девятого и десятого элементов И, а также шестые прямые входы седьмого и одиннадцатого элементов И соединены с четвертым управляющим входом узла селекции, н четвертом разряде каждой тетрады узла селекции первые прямые входы первого, второго и третьего элементов И соединены с соответствующими входами первой, второй и третьей .групп входов узла селекции, а вторые прямые входы этих элементов И соединены соответственно с первым, вторым и третьим управляющими входами узла селекции, первые инверсные и вторые прямые входы четвертого, пятого и шестого элементов И, первый прямой вход седьмого элемента И, а также первый, второй и третий прямые и четвертый инверсный входы восьмого элемента И подключены к соответствующим входам пятой группы входов узла селекции, первые инверсные и вторые прямые входы девятого, десятого и одиннадцатого элементов И, первый прямой вход двенадцатого элемента И, а также первый, второй и третий прямые и четвертый инверсный входы тринадцатого элемента И подкдючены к. соответствующим входам шестой группы входов узла селекции, третьи прямые входы четвертого, пятого и шестого элементов. И, нторой инверсный и третий прямой входы седьмого элемента И, пятый и шестой прямые входы восьмого элемента И, третьи.инверсные входы девятого, десятого и одиннадцатого элементов И, второй и третий инверсные входы двенадцатого элемента И, пятый прямой и шестой иннерсный входы тринадцатого элемента И подключены к соответствующим входам четвертой группы входов узла селекции, четвертый прямой вход четвертого, пятого, шестого, седьмого, девятого, десятого, одиннадцатого и двенадцатого элементов И,а также седьмой .прямой вход

1.7.,922727

18 восьмого и тринадцатого элементов и соединены с четвертым управляющим входом узла селекции.

Источники информации, принятые во внимание при экспертизе

1. Каган .Б,М . и др. Цифровые вычислительные машины и системы. М., Энергия, 1973, с. 320.

2. Дроздов Е.A. и др. Электронные вычислительные машины единой системы. M., Машиностроение, 1976, с. 206-213 °

5 3. Авторское свидетельство СССР ю заявке Р 2482046, кл. G 06 F 7/38, 1977 (прототип) .

922727

) r ) м Sz„Ssi

Й H fb Я7 1У f0 б1 И Ю И Ы И б8

67

Составитель Н.Слюсарев

Редактор В.Данко ТехредЖ.Кастелевич Корре т р

Л.Бокшан

Заказ 2581/63 Тираж 732 Подписйое

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, "r. Ужгород,ул. Проектная, 4