Устройство для программного управления

Устройство для программного управления

Иллюстрации

Показать все

Реферат

 

Оп ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сеюз Севетсиин

Сециалистичесиик

Республик

<и922741 (61) Дополнительное к авт. с вид-ву(5! )М. Кл .

G 06 F 9/06 (22)Заявлено 26.02.80 (21) 2911438/18-24 с присоединением заявки М(23) Приоритет

ЗЬеудеретеенный квинтет

ИФР ле делам наееретеннй н открытей (53) УДК 681, ° 325 (088. 8) Опубликовано 23. 04 82 Бюллетень № 15

Дата опубликования описания 25. 04. 82 т

Ю.ф. Гаркуша, С.Ф. Жулинский, В.И. Кутняков т Р и А.Н. Сергеев. (72) Авторы изобретения (7!) Заявитель (S4) Устройство для прогюииного УПРАвлкния

Изобретение относится к вычисли тельной технике и может быть использовано в цифровых вычислительных . системах с программным управлением..

Известно устройство управления цифЬ 5 ровых вычислительных машин, содержащее счетчик команд и регистр адреса $1j .

Однако обращение за командой и эа операндом в устройстве происходит . по одним и тем же цепям, что ограничивает его логические воэможности.

Наиболее близким по технической сущности и достигаемому результату к изобретению является устройство, содержащее счетчик команд, регистр адреса запоминающего устройства, дешифратор, блок памяти, регистр команд и схему сравнения.

Функционирование этого устройства в составе управляющей цифровой вычислительной машины происходит в соответствии с программами, которые хранятся в постоянном запоминающем устройстве (2).

Устранение ошибок, обнаруживаемых . в процессе первоначальной отладки программ, осуществляют, например, изменением прошивки магнитных сердечников, что является весьма трудоемкой операцией. Кроме того, во время перепрошивки постоянного запоминающего устройства цифровая вычислитель" ная машина не функционирует, что приводит к увеличению времени наладки и ввода машины в эксплуатацию.

Цель изобретения - повышение быст родействия устройства.

Поставленная цель достигается тем, что в устройство для программного уп равления, содержащее счетчик команд, вход которого является первым входом устройства, первую схему сравнения, два регистра адреса .и дешифратор, введены два регистра зоны,.два узла переадресации, вторая схема сравнения и регистр адреса операнда, причем

3 92274 выход старших разрядов адреса счетчика команд соединен .с входами первой схемы сравнения и nepaoro узла переадресации, второй вход которого сое" динен с выходом первого регистра зоны, первый вход второго узла переадресации соединен с выходом старших разрядов адреса регистра адреса операнда и с первым входом второй схемы сравнения, второй вход которой соединен с выходом второго регистра эоны и с. вторым входом первой схемы сравнения, вторые входы первого и второго узлов переадресации соединены с выходом первого регистра эоны, выход nepsoro узла переадресации сое" динен с первым входом дешифратора, с первыми входами старших разрядов адреса первого и второго регистров адреса, вторые входы старших разрядов адреса которых соединены с выходом второго узла переадресации и с вторым входом дешифратора, первый и второй выходы которого соединены соответственно с управляющими входами первого и второго регистров адреса, первые входы младших разрядов адреса которых соединены с выходом младшйх разрядов адреса счетчика команд, выходы первой и второй схем сравнения соединены соответственно с третьими входами первого и второго узлов переадресации, выход . младших разрядов адреса регистра адреса операнда соединен с вторыми вхоI дами.младших радрядов адреса первого и второго регистров адреса, вход регистра адреса операнда является вторым входом устройства.

Кроме того, каждый узел переадресации содержит три группы элементов

И"НЕ и элемент И-НЕ, причем первые входы элементов И-НЕ первой и второй .групп соединены соответственно с первым и вторым входами узла, вторые входы элементов И-НЕ первой группы соединены с третьим входом узла и с входом элемента И-НЕ, выход которого соединен с вторыми, входами элементов

И-HE второй группы, выходы элементов

И-HE первой и второй. групп соединены соответственно с первыми и вторыми входами элементов И-HE третьей группы,.выходы которых соединены с выходом узла.

Предлагаемое устройство позволяет, в процессе отладки управляющей цифровой вычислительной машины при обращении устройства управления за ко"

1 мандами и константами в постоянное запоминающее устройство производить замену адресов обращения в постоянное запоминающее устройство адресами обращения в оперативное запоминающее, устройство, в которое предварительно записана отлаживаемая часть программы, тем самым. легко проводить корректировку программы, записанной в оперативном запоминающем устройстве.

Отладка программы в оперативном запоминающем устройстве позволяет устранить ошибки составления программы непосредственно перед занесением ее в постоянное запоминающее устройство. В результате этого уменьшаются простои вычислительной машины, связанные с корректировкой программ, записанных в постоянном запоминающем устройстве, и, следовательно, сокра-. щаются сроки отладки программ управляющих цифровых вычислительных машин.

На фиг. 1 представлена блок-схема устройства для программного управле1 ния; на фиг. 2 - блок-схема узла переадресации.

Устройство содержит счетчик 1 команд, регистр 2 адреса операнда, первый регистр 3 адреса, второй регистр

4 адреса, дешифратор 5, первую схему

6 сравнения, вторую схему 7 сравне-. ния, второй регистр 8 зоны, первый регистр 9 эоны, первый узел 10 переадресации, второй узел 11 переадресации.

Узел 10 переадресации совершенно идентичен узлу 11. переадресации. Узел

10 переадресации состоит из .первой группы элементов И-НЕ 12-14, третьей группы элементов И-НЕ 15-17, второй группы элементов И-НЕ 18-20 и элемента И-НЕ 21.

Узел 10 переадресации работает следующим образом.

При наличии управляющего сигнала на выходе схемы б сравнения на вторые входы элементов И-HE 12-14 пеовой группы и ну вход элемента И-НЕ 21 поступает низкий потенциал, который закрывает эти элементы. При этом с выхода элементов И-НЕ 12-14 первой группы высокий потенциал поступает на первые входы элементов И-НЕ l5-17 третьей группы; а с выхода элемента

И"HE 21 высокий потенциал поступает на вторые входы элементов И-НЕ 18-20 второй группы.

В результате значения сигналов на выходах элементов И-НЕ 15-17 тре5 9227" тьей группы однозначно соответствуют значениям сигналов, поступающих с выхода регистра 9 на первые входы элементов И-НЕ 18"20 второй группы, проходящих на выход узла 10 переад-. ресации через два последовательно соединенных элемента И-НЕ 18 и 15, 19 и 16, 20 и 17 второй и третьей

rpynn.

При отсутствии управляющего сигна- Io ла на выходе схемы 6 сравнения на вторые входы элементов И-НЕ 12- 14

: первой группы и вход элемента И-НЕ 21 поступает высокий потенциал. При. этом элементы И-НЕ 18-20 второй группы закрыты низким потенциалом, поступающим на их вторые входы с выхода элемента И-НЕ 21, и на вторые входы элементов И-НЕ 15-17 третьей группы поступают высокие потенциалы с выхода элементов И-.НЕ 18-20 второй группы. В результате значения сигналов на выходах элементов И-НЕ 1517 третьей группы однозначно соответствуют значениям сигналов группы старших разрядов счетчика 1 команд, поступающих на первые .входы элементов И-НЕ 12-14 первой группы и проходящих на выход узла 10 переадресации через два последовательно соединенных элемента И-НЕ 12 и 15, 13 и 16, 14 и 17 первой и второй групп.

Таким образом, в зависимости от значения сигнала на выходе схемы

6 сравнения на выход узла 10 переадресации проходит группа старших разрядов адреса команды, либо адрес специальной эоны отладки оператив. ного запоминающего устройства.

Устройство работает следующим об- 4О .Разом.

В исходном состоянии на первый вход устройства с пульта поступает код первой команды программы, а на вто-

Рой .его вход - адрес операнда, участ- 4> вующего в операции. 8 процессе работы после выполнения очередной команды в счетчик 1 команд добавляет" ся единица, либо на его вход с арифметическо-логического устройства машины поступает код команды перехода, а на вход регистра 2 поступает адрес операнда, участвующего в очередной операции машины.

При работе управляющей цифровой вычислительной машины в режиме отладки программы в регистр 8 записывают адрес той эоны постоянного запоминающего устройства, в которой

1 6 впоследствии после отладки записывается управляющая программа машины, а в регистр 9 записывают адрес специ" альной зоны отладки оперативного эа" поминающего устройства, в которой на время отладки записана подлежащая отладке управляющая программа машины.

В процессе работы устройства в, первой схеме 6 сравнения происходит поразрядное сравнение адреса зоны постоянного эапомийающего устройства, поступающего на второй вход первой схемы 6 сравнения с регистра 8 устройства с группой старших разрядов адреса команды. Причем поступающая на первый вход первой схемы 6 сравне" ния группа старших разрядов адреса команды представляет собой адрес зоны постоянного запоминающего устройства. При совпадении сравниваемых разрядов на входах первой схемы

6 сравнения на ее выходе формируется управляющий сигнал, который поступает на вход первого узла 10 переадресации. При наличии управляющего сигнала на,входе первого узла 10 переадресации на его выход проходит адрес специальной зоны отладки оперативного запоминающего устройства, под действием которого дешифратор

5 формирует сигнал управления на сво-. ем втором выходе. Под действием этого сигнала управления в регистр 4 поступает в младшие разряды группа младших разрядов с выхода счетчика

1 команд, а в старшие разряды с выхо" да первого узла 10 переадресацииадрес специальнои эоны отладки оперативного запоминающего устройства.

Тем самым происходит замена поступающего со счетчика 1 команд истинно- . го адреса обращения в постоянное запоминающее устройство соответствующим адресам обращения в специальную зону отладки оперативного запоминающего- устройства, в крторой записана подлежащая отладке управляющая программа машины.

В случае не совпадения адресов на входах первой схемы 6 сравнения на ее выходе не формируется управляющий сигнал, и на выход первого узла 10 переадресации проходит группа старших разрядов адреса команды. .При этом на первом выходе дешифратора 5 формируется сигнал управления, под действием которого в регистр

3 поступает в младшие разряды

922741 8 простои машины, связанные с корректировкой программ, и сокращаются сроки отладки программ и сроки .ввода в эксплуатацию управляющей цифровой вычислительной машины.

7 группа младших разрядов с выхода счетчика 1 команд, а в старшие разряды с выхода первого узла 10 переадресации - группа старших разрядов адреса команды. Тем самым происходит обращение в постоянное запоминающее устройство по истинному адресу, поступающему со счетчика 1 ко" манд.

Работа второй схемы 7 сравнения 1О и второго узла 11 переадресации аналогична описанной работе первой схемы

6 сравнения и первого узла 10 переад- . ресации. Отличие состоит в том, что на второй схеме 7 сравнения происходит поразрядное сравнение поступающих на ее входы адреса зоны постоянного запоминающего устройства с группой старших разрядов адреса операнда, При совпадении сравниваемых разрядов на выход второго узла 11 переадресации проходит адрес специальной зоны отладки оперативного запоминающего устройства, и в регистр 4 в младшие. разряды поступает rpynna младших разрядов с . выхода регистра 2, а в старшие разря" ды - адрес специальной зоны отладки оперативного запоминающего устройства. Тем самым происходит замена обращения в постоянное запоминающее устройство по адресу из регистра 2 на обращение в специальную зону отладки оперативного запоминающего устройства по соответствующему адресу, сформированному в регистре 4.

В случае несовпадения сравниваемых разрядов на входах второй схемы

7 сравнения на выход второго узла

11 переадресации проходит группа старших разрядов адреса операнда, и обращение происходит в оперативное запоминающее устройство по истинному адресу, сформированному в регистре 4 в случае обращения эа операндом и в регистре 3 в случае обращения

45 эа константой, применение предлагаемого устройства позволяет в истинных адресах осуществлять отладку программы перед занесением ее в постоянное запоминающее . устройство. Благодаря этому существенно упрощается процесс отладки программы и значительно сокращается количество перепрошивок магнитных сердечников постоянного запоминающего устройства. В результате этого повышается надежность постоянного запоминающего устройства, уменьшаются формула изобретения

Устройство для программного управления, содержащее счетчик команд, вход которого является первым входом устройства, первую схему сравнения, два регистра адреса и дешифратор, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены два регистра зоны, два узла переадресации, вторая схема сравнения и регистр адреса операнда, причем выход старших разрядов адреса счетчика команд соединен с входами первой схемы сравнения и первого узла переадресации, второй вход которого соединен с выходом первого регистра зоны, первый, вход второго узла переадресации соединен с выходом старших разрядов адреса регистра адреса операнда и с первым входом второй схемы сравнения, второй вход которой соединен с выходом второго регистра эоны и с вторым входом .первой схемы сравнения, вторые входы первого и второго узлов переадресации соединены с выходом первого. регистра зоны, выход первого узла переадресации соединен с первым входом дешифратора, с первыми входами старших разрядов адреса первого и второго регистров адреса, вторые входы старших разрядов адреса которых соединены с выходом второго узла переадресации и с вторым входом дешифратора, первый и второй выходы которого соединены соответственно с управляющими входами первого и второго регистров адреса, первые входы младших разрядов адреса которых соединены с выходом младших разрядов адреса счетчика команд, выходы первой и второй схем сравнения соединены соответственно с,третьими входами первого и второго узлов переадресации, выход младших разрядов адреса регистра адреса операнда соединен с вторыми входами младших разрядов адреса первого и второго регистров адреса, вход регистра адреса операнда является вторым входом устройства.

9 922741 10

2. Устройство по и. 1, о т л и " первой и второй групп соединены соотч а ю щ е е с я тем, что каждый . ветственно с первыми и вторыми вхоузел переадресации содержит три груп- дами элементов И-НЕ третьей группы, пы элементов И-НЕ и элемент И-НЕ, при выходы которых соединены с выходом чем первые входы элементов И-НЕ . s узла. первой и второй групп соединены соответственно с первым и вторым Источники информации, входами узла, вторые входы элемен- принятые во внимание при экспертизе тов И-HE. первой группы. соединены с 1. Авторское свидетельство СССР третьим входом узла и с входом эле- >0 416635, кл. G 06 F 9/06, 1973. мента И-НЕ, выход которого соединен 2. Авторское свидетельство СССР с Вторыми входами элементов И"HE вто- Н 428383, кл. G 06 F 9/06, 1974 (пророй группы, выходы элементов И-НЕ тотип).

922741

Составитель. Г. Пономарева

Ре актор 8. Данко Техр С. Мигунова Корректор М. Коста

Заказ 25 2/ Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Раушская наб. . 4/5 илиал ППП Патент, r. Ужгород, ул. Проектная,