Устройство для моделирования маршрутов сообщений и управления процессом коммутации в сети связи

Устройство для моделирования маршрутов сообщений и управления процессом коммутации в сети связи

Иллюстрации

Показать все

Реферат

 

(7!) Заявитель.Таганрогский радиотехнический Калмыкова . (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ МАРШРУТОВ

СООБЩЕНИЙ И УПРАВЛЕНИЯ ПРОЦЕССОМ

КОММУТАЦИИ В СЕТИ СВЯЗИ

Изобретение относится к вычислительной технике и технике связи и может использоваться при проектиро. вании устройств обработки данных и построении узлов коммутации на сетях передачи дискретной информации в интегрированных АСУ промпредприятий.

Известно устройство для управления коммутацией сообщений по нескольким каналам, содержащее блок предварительной коммутации, блок селекции управляющих воздействий, накопители сообщений, элементы И, коммутатор, первый вход которого соединен через элемент ИЛИ с выходами источников сообщений и со входами узла предварительной коммутации, выходы которого соединены с первыми входами элементов И, вторые входы которых соединены с выхода-. ми коммутатора, а выходы — со входами накопителей сообщений, первые входы которьи соединены с шинами направлений передач, а вторые выходы » со входами блока селекции управляющих воздействий, выходы которого . соединены со вторыми входами коммутатора (!j..

Однако данное устройство обладает недостатком, заключающимся s отсутствии учета маршрута пройденного пути, что может повлечь за собой повторное прохождение сообщения по одному и тому же участку маршрута при динамических методах управления.

Известно устройство анапиза маршрута в сети связи, содержащее генератор, выходной регистр, группу элементов И, выходы которых соединены со входами выходного регистра, два элемента И первый и второй блоки регистровой памяти., схему сравнения. узел опроса, триггер управления, вход которого соединен с выходом ратора, первый выход - c первыми входами элементов И, второй выход— с первыми входами элементов И груп57 4 дешифратор соединены со входами коммутатора и первыми входами вторых элементов И, вторые входы которых подключены к информационной шине, третьи входы - к выходам коммутатора, а выходы — к выходным шинам устройства, выход элемента ИЛИ через второй блок регистровой памяти и формирователь сигналов соединен со вторым входом дешифратора, третьим входом первого блока регистровой памяти, вторым входом первого блока регистровой памяти и первым входом генератора тактовых импульсов, второй вход которого соединен с шиной запуска генератора (31.

Недостаток известного устройства состоит в схемной избыточности. При реализации дешифратора известного .. устройства необходимо предусматривать дешифрирование каждого кодового слова третьего регистра,. т.е. фак-. тически число дешифраторов равно числу кодовых слов, а .число выходов кал дого дешифратора определяется числом адресов узлов коммутации на сети связи, Таким образом, функциональная реализация дешифратора необычайно громоздка и сложность ее увеличивается с с ростом числа узлов коммутации в сети связи. Действительно, в третий регистр известного устройства последовательно записываются коды узлов коммутации, через которые возможна трансляция сообщений на сети связи.

Число этих кодов может быть от единицы до И . Это существенно увеличивает длину третьего регистра, т.е., если

И=20, a m — число разрядов кода узлов коммутации, например в=6 дпя кода с проверкой на четкость, то длина третьего регистра равна f20 раз-. рядам. Очевидно, что данный регистр будет отличаться очень низкой надежностью работы. Во-вторых, число де- . шифраторов.в .этом. случае равно 19-ти,. число их выходов также равно 19-ти.

В данном случае получается сложное устройств . Учитывая, что число узлов коммутации может измеряться сотнями чисел, очевидна громоздкоств известного устройства, что снижает также и его надежность.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что устройство, содержащее первый и второй блоки регистровой памяти, первые входы которых являются соответ3 9227 пы, вторые входы которых соединены с соответствующими выходами первого блока регистровой памяти, а третьи входы — с первым выходом схемы сравнения, второй и третий выходы которой соединены соответственно со

5 входом генератора и управляющим входом узла опроса, выход выходного регистра через. узел. опроса соединен с выходом устройства, выходы первого и второго блоков регистровой памяти — со входами. схемы сравнения, первый и третий выходы которой сое-. динены со вторыми входами элементов

И, выход первого элемента И соедиt5 нен с первым входом второго блока регистровой памяти, второй вход которого соединен с выходом первого элемента И и первым входом первого блока регистровой памяти, второй вход

20 которого соединен с первым входом устройства, а третий вход второго блока регистровой памяти = со вторым входом устройства (21., Однако это устройство обладает не25 достатком, заключающимся в ограничении области применения — областью коммутации сообщений но заданным статически маршруты (неизменным для сообщений данной адресности). Применять данное устройство для систем с дина30 иическим управлением в известном виде невозможно. Оно ие решает никаких функций управления, а лишь выявляет участок с перегрузкой.

Наиболее близким по технической сущности к изобретению является устройство, содержащее первый блок регистровой памяти, первый вход которого соединен с первой кодовой шиной, а выходы — с первыми входами блока сравнения, второй вход которого соединен с выходом генератора импульсов, а третьи входы - с первыми вхо-. дами первых элементов И и первыми

Выходами второго блока регистровой памяти, первый вход которого подключен ко второй кодовой шине, выходы первых элементов И соединены с первы- ми входами третьего регистра, первый вход счетчика подключен ко второму входу первого блока регистровой паияти и первому выходу блока сравне- . ния, второй вход - ко второму выходу блока сравнения и первому входу элемента ИЛИ, а выход — ко вторым входам 55 первых элементов И, ко второму входу элемента ИЛИ и ко.второму входу третьего регистра,. выходы которого через

5 92275

4 ственно первым и вторы1 информационными входами устройства, блок сравнения, счетчик, генератор тактовых импульсов, две группы элементов И, элемент ИЛИ, дешифратор нулевого состоя- ния и коммутатор, причем информационные входы блока сравнения соединены соответственно с информационнымн входами первого и второго блоков регист10 ровой памяти, управляющий вход блока сравнения соединен с выходом генератора тактовых импульсов, первый вход которого является запускающим входом устройства, первые. входы элементов

И первой группы соединены соответ15 ственно с информационными выходами второго блока регистровой памяти, первый выход блока сравнения подключен к второму входу первого блока регистровой памяти и к первому входу счетчика, второй выход блока сравнения соединен с первым входом элемента ИЛИ и с вторым входом счетчика, выход которого подключен к вторым входам элемента ИЛИ и элементов И первой группы, выход элемента ИЛИ подключен к второму входу второго блока регистровой памяти, управляющий выход которого соединен с входом дешифратора нулевого состояния, выход которого подключен к третьему входу первого блока регистровой памяти и к второму входу генератора импульсов, первые входи элементоФ И второй группы соединены с третьим ии-3$ формационным входом устройства, вторые входы соединены соответственно с выходами коммутатора, выходы эле.ментов И второй группы являются выходами устройства, содержит элемент за-4о держки, третью группу элементов И, группу триггеров и шифратор, входы которого соединены соответственно с выходами элементов И первой группы выходы шифратора подключены соот- 45 ветственно к первым входам триггеров группы, вторые входы которых и первые входы элементов И третьей группы соединены с выходом элемента задержки, вход которого подключен к SO выходу дешифратора нулевого состояния, вторые входы элементов И третьей группы соединены соответственно с выходами триггеров группы, выход каждого элемента И третьей группы подключен к входу коммутатора и к третьему входу соответствующего элемента И второй группы.

На фиг. 1 приведена структурная схема устройства, на фиг. 2 - временные диаграммы работы основных узлов устройства во времени на фиг. 3-возможная структура сети связи, заданная в виде графа; на фиг. 4функциональная схема шифратора1 на фиг. 5 " функциональная схема коммутатора, Устройство содержит информационный вход l, блок 2 регистровой памяти, блок 3 сравнения, группа эле" ментов И 4, блок 5 регистровой памяти, счетчик 6, элемент ИЛИ 7, информационный вход 8 устройства, дешифратор 9 нулевого состояния, генератор тактовых 10 импульсов, эле-. мент 11 задержки, группа элементов

И 12, группа триггеров 13, запускающий вход 14 устройства, шифратор 15, коммутатор lб, группа элементов И 17 информационный вход 18 и выходы 19 устройства, входы 20 шифратора 15, элементы HE 21, элементы И 22, элементы ИЛИ 23-26, выходы 27 шифратора, входы 28„-28 коммутатора 16, группы элементов И 29, регистры 30 -30, установочные вхо" ды 31 31, регистров, узел 32 дифференцирования сигналов, генератор

33 двоичных чисел, схемы 34 -344 сравнения, узлы деления 35 †,1, четырехразрядный сумматор 36, элементы И 37-39, одновибраторы 401-404, выходы 411- 41 коммутатора, сумматоры 421-42, установочный вход 43 сумматора 421.

На фиг ° 2 приняты следующие обозначения: а . - коды первого блока 2

% регистровой памяти, b; — коды второго 5 блока регистровой памяти, m„i-ый выход коммутатора 16, t„. — длительность прохождения сигнала по

i--му направлению коммутации, причем считается, что сообщение прошло три узла коммутации (а„, а, а ) и возможна Коммутация по трем исходящим направлениям и узлам коммутации с адресами b„, Ь, b>. На фиг.3 под обозначением УК Й понимается

N-ый узел коммутации сети связи.

По входу I вводятся коды пройденных узлов коммутации сообщением по сети связи, причем максимальное возможное число кодов равно величине Й, определяемой структурой сети и маршрутами сообщений. Коды адресов пройденных узлов коммутации saписываются последовательно в блок 2 регистровой памяти в виде последовательностей слов а., разрядность ко-.

1 торых постоянна, а их число не более и (на фиг. 2 приведен пример записи трех кодовых слов а „, а, а ) . Од,новременно по входу 8 вводятся, например, от управляющего процессора, коды тех узлов коммутации, которые допустимы как транзитные при прохож- >g дении сообщения от адреса узла коммутации возникновения к адресу узла коммутации назначения данного сообщения. Коды адресов допустимых узлов коммутации вводятся в блок 5 регисРровой памяти.

Функциональное назначение устройства в целом состоит в следующем.

Сеть коммутации сообщений состоит .из узлов коммутации, связанных друг с другом каналами связи. При применении децентрализованы»х стохастических методов управления, которые позволяют наиболее оптимально управлять процессами коммутации, существует ве- 5 роятность повторения пройденного пути, например узел коммутации УК1, узел коммутации УКЗ, узел коммутации УК6, узел оммутации УК8, узел коммутации УКЗ, узел коммутации УК2, узел коммутации УК4, т.е. повторение дважды УКЗ (фиг. 3). Функциональное назначение рассматриваемого устройства состоит в исключении возможности повторного прохождения одного и того же сообщения по транзитным

35 участкам сети.

По окончанию ввода кодов по входам ! и 8, по. входу 14 запускается генератор 10, который синхронизирует ра40 боту блока 3 сравнения. Блок 3 сравнения осуществляет сравнение кода блока 2 регистровой памяти и кода блока 5 регистровой памяти (код а„ и код Ь„ на фиг. 2). Если коды отличаются (фиг. 2), то на первом выходе

45 . блока 3 сравнения имеется потенциал, а на втором выходе потенциал отсутствует. Если же коды одинаковы (на фиг. 2 одинаковы коды а „и by т.е. это есть код уже пройденного сообщением узла коммутации), то потенциал имеется на втором выходе и отсутствует на первом. Допустим (фиг. 21, коды а 1 и Ь не одинаковы и тогда в

1 счетчик 6 запишется единица, а в бло- ке 2 регистровой памяти, который циклически замкнут, первая кодовая комбинация будет передвинута импульсом

7 922757 8 по второму входу на последнее место, т.е. вид слова в первом блоке регистровой памяти 2 будет а,а,..., aH,à „, вместо имевшегося раньше слова а „, а,...,а,„. С приходом второго тактового импульса от генератора 10 блок 3 сравнения сравнивает коды а и Ь „. Если снова коды а и Ь

4 поразрядно не равны (фиг. 2), то в счетчик б записывается вторая единица, а последовательность кодов в блоке 2 изменяется на слово вида а, а,...,а, а, а . Если среди кодов блока 2 регистровой памяти нет кодов поразрядно равных первому коду блока 5 регистровой памяти, то счетчик 6 досчитает до числа М, и

его выхода будет подан сигнал на вторые входы элементов И 4 и через элементы И 4 на входы шифратора 15. будет подан код Ь, Код Ь „ определяет узел коммутации, через который не проходило сообщение, и поэтому коммутация к этому узлу возможна.

Шифратор 15 определяет допустимые направления коммутации.

С выхода счетчика 6 подается сигнал также через элемент ИЛИ 7 на вход второго блока 5 регистровой памяти.

Слово второгЬ блока 5 регистровой памяти сдвигается влево со стиранием кода b<, т.е. в блоке 5 будет слово b b>,...,b„, вместо слова

b„, Ь,..., b„.. Счетчик б при достиже- нии счета до числа Й сбрасывается в исходное состояние. Допустим, при последующем сравнении кодов слова первого блока 2 регистровой памяти с кодов Ь, код Ь поразрядно совпал с каким-то кодом (на фиг. 2 код .Ь совпал с кодом а1). В этом случае, на втором выходе блока 3 сравнения появится потенциал, по которому счетчик 6 будет установлен в исходное нулевое состояние, а через элемент

ИЛИ 7 слово второго блока S регистровой памяти сдвинется влево. На фиг. 2 также показано, что код Ь 3 не совпадает с кодом а, а, а .

1ь

Как только будет окончено сравйение полностью, т.е. во всех разрядах блока 5 будут записаны нули, то дешифратор 9 сработает и сбросит состояние блока 2 регистровой памяти в исходное (т.е. обнулит все его разряды), остановит генератор IO u подаст сигнал на вход элемента ll задержки. Шифратор !5 устанавливает соответствие коду узла коммутации связи между узлами коммутации дуплексные, а при передаче сообщений возможна лишь одна перекоммутация, т,е. передача будет осуществляться через один промежуточный узел коммутации.

Тогда с узлом коммутации 1,УК2) связь возможна по направлениям: 19!

УК I -УКЗ-УК2, 19 g, УК I-УК4»УК2, 193, УКI-УК5-УК2; связь УК1 и УКЗ возможно осуществить по направлениям: 19., УКI-УКЗ; и как исключение, допустим

19, УЕI-УК4-УК8-УКЗ связь УКI и

УК4 возможна по направлениям: 19 1, УК- 1 УК4; 19 УК I-УК5-УК4; связЬ УК I н УК5 возможна по направлениям: 19

УКI-УК4-УК5; 19> УК1-УК5; связь УК1 и УК7 возможна по направлениям: 19<

УКI-УК7; связь УКI и УК8 возможно осуществитЬ по направлениям: 19

УКI-УКЗ-УК8, 19 УК1-УК7-УК8. Таким образом, направление передач 19„ есть передача сообщений от УК! и

УКЗ, направление 19< — or УКI и УК4, направление 19 — от УК1 и УК5, направление 194 -, от УКI и УК7.

Пусть номера узлов коммутации (УК) закодированы в двоичной системе счисления. Тогда при поступлении кода узла коммутации на входы

20 шифратора 15 сигнал будет. на выходе только одного элемента И 22.

Элементы И 22 дешифрируют код узла коммутации, поступивший на входы

20. Причем, при поступлении кода

УК2 сигнал будет первого слева элемента И 22, фиг. 4,. при поступлении кода УКЗ сигнал будет на выходе второго слева элемента H 22и т.д. В соответствии с описанными выше возможными направлениями передач от УК1 к другим УК осущест влена реализация связей элементов

И 22 с элементами ИЛИ 23-26. Дейст= вительно, по первому направлению

191 возможна передача сообщений от

УК! и УК2, УКЗ, УК6 и УК8. Таким образом, если поступит на входы 20 код УК2, то на выходах 27 элементов ИЛИ 23, 24, 25 будет сигнал, что говорит о том, что передача возможна по одному из трех направлений (разрешенным) 19„, 19, и 191. Если поступит код УК7, то йередача возможна по направлению !9,, т.е. сигнал будет на выходе 27 элемента HJIH 26.

Таким образом, происходит функционирование устройства шифратора 15.

В коммутаторе 16 сигналы, определяющие направление передач от шиф9 922757 l0 исходящих направлений передач (определяет номер выходов 19 устройства), по которым возможна коммутация сообщений с заданной вероятностью.

Например, к узлу коммутации с кодом

Ь1 сообщение может передаваться по направлениям 191-19., фиг. 2, что

f определяется перебросом соответствующих триггеров в единичное состояние, а к узлу коммутации с кодом b> !О еще и по направлению 19 . На некоторых выходах шифратора 15 будет сигнал только в том случае, если на входы будет подан любой из элементов множества кодов узлов коммутации, сообщение к которым может пройти через 1 -ые направления коммутации, определяемые выходами I 9,,т.е. на каждом выходе шифратора 15 реализованы дизьюнктивно нормальные функции некоторых множеств кодов узлов коммутации.

Таким образом, при поступлении кодов Ь„. на входы шифратора 15 на выходах его будут появляться сигна- д лы, определяющие возможные направле-. ния коммутации. По этим сигналам будет осуществляться переброс триггера 13 в единичное состояние. По окончанию процесса моделирования маршру.тов с выхода элемента 11 задержки будет подан сигнал, длительность которого равна времени коммутации еообщения по исходящему направлению

Ь

19 - (на фиг. 2 — направление опреде1 ° у

35 ляемое выходом I9g), По задащ ому фронту сигнала от элемента I! задержки триггеры 13 будут сброшены в ис-, ходное нулевое состояние.

С выходов тех элементов И 12, на 4, входы которых поданы потенциалы с единичных выходов триггеров 13, будут поданы сигналы на входы соответствующих элементов И 17 и входы коммутатора 16. Коммутатор 16 по заданной 4

45 функции управления определяет одно из возможных направлений коммутации и подает сигнал ш; на вход соответствующего элемента И 17, по первому . входу которого сообщение от информациi0 онного входа 18 подается на переда- . чу к выходу. Таким образом, сообщение коммутируется к установленному узлу коммутации по направлению 19 (на фиr. 2-!9 ).

Примеры реализации составных частей устройства 15 и 16 приведены для узла коммутации (УКI), сети связи, (фиг. 3). Считаем, что каналы

92275?

11 ратора 5 через триггеры 13 и элементы И 12 поступают на входы 28„-28 .

Сигналы, определяющие разрешенные направления передач, например, направления 19<, 19, 19g, поступают на входы 28„, 28, 28 и тогда содержимое регистров 30„ „ 30 и 30 через элементы И 29 поступает в сумматор 36. В сумматоре 36 формируется сумма чисел регистров 301, 30 и 1О

30 . В регистрах 30 -30 хранятся числа, определяющие вероятность коммутации сообщений по направлениям

19 -194, причем числа записываются в регистры 30 по ус гановочным входам 31„-31 . В узлах 35<-354деления формируются приведенные значения ве» роятности коммутации по направлениям 19 -19 к их сумме, определенной сумматором 36, т.е. сумма приведенных значений вероятности равна 1.

Одновременно при поступлении сигналов по входам 28 узел 32 срабатывает на их передний фронт и запускает генератор 33, который вырабатывает дво- >> ичное число равномерно распределенного ряда в интервале от 0 до 1. Данное число сравнивается схемами 34„-344 сравнения с чис. зми, сформированными в сумматорах 42,-42<, причем срабатывают те схемы сравнения, на входы которых подается от сумматоров 42 число большее числа генератора 33.

По установочному входу 43 в сумматор

421записывается число "Ноль". Схемы

35 сравнения 34,1-34 ф подают сигналы на схему приоритета, составленную из элементов И 37, 38 и 39, причем сиФ нал на выходе старшей по приоритету схемы 34 сравнения запрещает прохож«

40 дение сигналов с. выходов схем срав нения младших по приоритету, т.е. если появился сигнал на выходе схемы

34„, то будет определено первое направление передач 19., и будет сигнал только на выходе 41„ 16.

Сигналы с остальных схем сравнения не пройдут на выходы 41 -4$. Коммутатор 16 реализует так называемый игровой способ управления на сети. связи. Одновибраторы 40q-40< держат сигнап на выходах 41<-411 на время, равное времени прохождения сообщения с входа 18 через соответствующий элемент И 17 на выбранное направление. передач.

Таким образом, в предложенном.устройстве достигается упрощение.

Формула изобретения

Устройство для моделирования маршрутов сообщений и управления процессом коммутации в сети связи, содержащее первый и второй блоки регистровой памяти, первые входы которых являются соответственно первым и вторым информационными входами устройства, блок сравнения, счетчик, генератор тактовых импульсов, две группы элементов И, элемент ИЛИ, дешифратор нулевого состояния и коммутатор, причем информационные входы блока сравнения соединены соответственно с информационными выходами первого и второго блоков регистровой памяти, управляющий вход блока сравнения соединен с выходом генератора тактовых импульсов, первый вход которого asляется запускающим входом устройства, первые входы элементов И первой группы соединены соответственно с информационными выходами второго блока регистровой памяти, первый выход блока сравнения подключен к второму входу первого блока регистровой памяти и к первому входу счетчика, второй выход блока сравнения соединен с первым входом элемента ИЛИ и с вторым входом счет Ька, выход которого подключен к вторым входам элемента ИЛИ и элементов И первой группы, выход элемента ИЛИ подключен к второму входу второго блока регистровой памяти, управляющий выход которого соединен с входом дешифратора нулевого состояния, выход которого подключен к третьему входу первого блока регистровой памяти и к второму входу генератора тактовых импульсов, первые входы элементов И второй группы соединены с третьим информационным входом устройства, вторые входы соединены соответственно с выходами коммутатора, выходы элементов И второй группы являюгся выходами устройства, о т л ич а ю щ е е с я тем, что, с целью упрощения, оно содержит элемент задержки, третью .группу элементов И, группу триггеров и шифратор, входы которого соединены соответственно с выходами элементов И первой группы. выходы шифратора подключены соответственно к первым входам триггеров группы, вторые входы которых и первые входы элементов И третьей группы соединены с выходом элемента задержки, вход которого подключен к

922757 выходу дешифратора нулевого состояния, вторые входы элементов И третьей группы соединены соответствен, но с выходами триггеров группы,, выход каждого элемента И третьей группы подключен к входу коммутатора и . к третьему входу соответствующего элемента И второй группы, Источники .информации, принятые во внимание при экспертизе 10

14

l. Авторское свидетельство СССР

В 595704э кл. 6 Q5 В 13/001

G 08 С 15/06, 197б»

2. Авторское свидетельство СССР

Ó 547771, кл. 6 Об F 15/20, 1975.

3. Авторское свидетельство СССР по заявке N 2732184/18-24, i5/20, 1979 (протоип) 922757

Нбяод

ОыхИ регио г бваоб реться

Пердь и Фихо

Юлиау Ю

Второй оыл

&аю Я дзиу счея

Е

Оидод ИИ

Нихоо вериг

Qg

Иихоо л7фи8

ling

Вияоо шфФ848

I3g

ВьиоУ триго

0$

Выход РциФВВВ

f3

Выход 9

ВьиО6 эммВ жа И

ВыЯОд МОЙИЦ вора 16.

ЮФщЫмоу8

ИВДВВОчм м

8a(xe8y fthm