Адаптивный статистический анализатор

Адаптивный статистический анализатор

Иллюстрации

Показать все

Реферат

 

О Il И С А Н И Е (i922768

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиив

Социалистичесиив

Республик

{61) Дояолнительное к авт. свид-ву (22) Заявлено 16. 10. 79 (21) 2849 796/18-24 с присоединением заявки,% (5I)M. Кл.

G 06 F 15/36

9ауаарствав1анй каинтет

CCCP аю делам азабретеннй н втнрытив (23) приоритет

Опубликовано 23.04.82. Бюллетень Ют l5 (53) УДК 681.325 (088.8) llama опубликования описания 23.04.82

Е. В. Бодянский, А.А. Галузо, С.А. Гончаре

А.Н.Кондратьев и N.ß.Ñíóðíèêîâ (72) Авторы изобретения (71) Заявитель (54) АДАПТИВНЫЙ СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР

Изобретение относится к вычислительной технике и предназначено для.

f вычисления статистических характеристик процессов.

Известно устройство для определе-: ния среднеквадратичного отклонения, S содержащее и нуль-органов, выход каждого из которых через соответствующий дешифратор подключен ко входу элемента HJlw, блок управления, первый

10 выход которого соединен с управляющими входами дешифраторов, линейный и квадратичный интеграторы, входы которых подключены к выходу цифрового генератора, причем управляющие входы интеграторов соединены со вторым выходом блока управления, первый выход линейного интегратора соединен со входами и нуль-органов, а вторые выходы линейного интегратора и квадратичного интегратора подключены к соответствующим входам блока памяти, выход элемента ИЛИ подключен к одному из входов блока управления, другой вход блока управления соединен с выходом и-го дешифратора и с первым управляющим входом блока памяти, (n+.

+1)-й нуль-орган и подключенный к его выходу (n+1) -й дешифратор, управляющий вход которого соединен с первым выходом блока управления, выход дешифратора подключен ко входу элемента ИЛИ и к второму управляющему входу блока памяти, первый вход (и+1)- ro нуль-органа подключен к первому выходу квадратичного интегратора, а второй вход к выходу блока, памяти (l 1.

Недостатками данного устройства

1 являются невысокие точность и быстродействие °

Известен также цифровой определитель дисперсии, содержащий квантователь, соединенный с квадратором, блок оценки математического ожидания, накапливающий сумматор и преобразователь код-напряжение, усилитель, накопитель, схему сравнения, регистр, нены соответственно со входами и выходами блока сравнения, другой выход которого подключен ко,второму выходу аналого-цифрового преобразователя f3 ) ..

К недостаткам данного устройства следует отнести невысокие точность и быстродействие, обусловленные тем, что в процессе вычислений возникает необходимоть многократного выполнения операции деления, .а также вычисления корня. Кроме того, упомянутое устройство требует значительного объема.блоков памяти для хранения всей выборки.

Цель изобретения — повышение быстродействия и точности определения статистических характеристик.

Поставленная цель достигаетсяьтем, что в устройство, содержащее аналого-цифровой преобразователь, подключенный первым выходом ко входу счетчика объема выборки, первый и второй блоки памяти и блок регистрации, введены блок. вычитания, блок сравнения, логарифмический преобразователь, первый и второй блоки умножения, блок возведения в степень и блок задержки ! сигнала, причем второй выход аналого-. цифрового преобразователя подключен к первому входу блока вычитания, второй вход которого подключен к выходу первого блока памяти и первому входу блока регистрации,: второй вход которого подключен к вьиоду первого блока умножения, третий вход - к выходу второго блока умножения, первый выход — ко входу первоГо блока памяти, а второй выход — к первому входу второго блока памяти, выход которого подключен к .первому входу второго блока умножения, а второй вход— подключенного вторым выходом через ка задержки сигнала, третий выход которого подключен к четвертому входу блока регистрации.

3 922768 1 постоянный запоминающий блок и умножитель, причем выход усилителя подключен ко входу квантователя, соединенному через блок оценки математического ожидания со входом схемы сравнения, ко второму входу которой подключен регистр, а выход схемы сравнения. через накопитель подключен ко входу преобразователя код напряжение, соединенного с усилителем, а выход накопителя подключен через постоянный запоминающий блок ко входу умножителя, соединенного через накапливающий сумматор с выходом . квадратора 32).

1S

Однако известное устройство облада-, ет невысокой точностью в результате неоднократного выполнения аналогоцифровых и цифроаналоговых преобразований,.кроме того, следует отметить сложность аппаратурной реализации.

Наиболее близким к предлагаемому техническим решением является статистический анализатор, содержащий счетчик объема выборки, выход которого подключен к первому входу блока регистрации, а вход - к первому выходу аналого-цифрового преобразователя, второй выход которого подключен ко входу с лматора, выход которого соединен с первым входом делителя, первый выход которого соединен со вторым входом блока регистра» ции, а второй выход - с первым входом блока вычисления доверительного интервала, выход которого соединен

35 с третьим входом блока регистрации, а второй вход ««с первым выходом бЛЬка вычисления среднего квадратического отклонения, выход которого подключен к четвертому входу блока ре40 гистрации, а также первый и.второй блоки памяти, блок сравнения, первый к первому выходу блока задержки сиги второй блоки окончания цикла, блок вычисления размаха, выход которого подключен ко входу блока вычисления

l$ среднего квадратического отклонения, логарифмический преобразователь и а входы -. к выходу первого блока блок сравнения ко входу блока возокончания цикпа и к первому выходу .ведения в степень, первый и второй второго блока окончания цикла, вто- выходы которого подключены, ко второрой выл од которого соединен с пятым му входу второго блока умножения

$0 входом блока регистрации и с вторым:и первому входу первого блока умновходом делителя, первый вход - с пер- жения соответственно, причем второй ейм входом первого блока окончания вход первого блока умножения подцикла и с выходом счетчика объема ключен к выходу блока вычитания, а выборки, вторые входы блоков оконча- $$ третий вход — ко второму выходу блония цикла соединены с первыми выходами блоков памяти соответственно, вторые выходы и входы которых соеди5 9227

Функционирование устройства может быть описаыо выражением следукщего вида

Для вычисления значения М можно восTl пользоваться условием п>-ОРИ, . (%) 20 причем значение 8< увеличивается на единицу при выполнении условия (4).

В предлагаемом устройстве реализуется процедура вычисления Й1 вида. >>«-<1=m„t -q>< " "(Ю(п- >- Ä< q ;101

-14н-1

10 где 6g — среднеквадратическое отклонение!

n1 — среднее . значение, и — номер такта причем выполняется условие "-"с0с ". (g) 68 6 выход — к первому входу блока 3 вычитания. Первый выход счетчика 2 объема выборки чЕрез логарифмический преобразователь 4 и блок 5 сравнения подключен ко входу блока 6 возведения в степень, второй же. его выход подключен ко входу блока 7 задеряиси сигнала. Второй вход блока 3 подклк чен к выходу первого блока 8 памяти и первому входу блока 9 регистрации.

Второй вход блока 9 регистрации подключен к выходу первого блока )0 умножения, третий вход - к выходу второго блока 11 умножения, а четвертый

его вход - к третьему выходу блока 7 задержки сигнала. Первый выход блока 9 регистрации подключен к первому входу второго блока !2 памяти, а . второй его выход - ко входу первого блока 8 памяти. Первый вход первого блока 10 умножения подключен к выходу блока 3 вычитания, второй его входк первому выходу блока 7 задержки сигнала и третий его вход — ко второму выходу блока 6 возведения в степень. Второй выход блока 7 задержки сйгнала подключен ко второму входу второго блока !2 памяти, выход которого подключен ко второму входу вто30

Иэ приведенного следует, что предлагаемое устройство не производит некоторых операций, реализуемых всеми известными аналогичными устройствами, таких как деление и извле35 чение корня, которые приводят к значительной погрешности, что можно объяснить ограниченностью разрядных сеток цифровых устройств и, кроме того, указанные операции требуют

40 больших затрат времени.

Таким образом, в прецлагаемом устройстве вместо операций деления и извлечения корня реалиэ-„.- тся операция сдвига, что приводит к повышению . 45 быстродействия и точности, и тем самым дает воэможность обрабатывать быстротекущие процессы и расширяет функциональные возможности предлагаемого устройства. Использование ал" горитмов {1) и (2) позволяет значи50 тельно повысить скорость вычислений.

Ка фиг. 1 изображена схема предлагаемого устройства; на фиг. 2— работа устройства.

Устройство содержит аналого-цифровой преобразователь 1, первый вход которого подключен ко входу счетчика 2 объема выборки, а второй его рого блока 11 умножения, первый вход которого подключен к первому выходу блока 6 возведения в степень.

Устройство работает следукицим образом.

В исходном состоянии в первом блоке 8 памяти, втором блоке 12 памяти, блоке 3 вычитания, блоке 5 сравнения, счетчике 2 объема выборки, блоке 9 регистрации, блоке 6 возведения в степень,4. в первом блоке !

О умножения и втором блоке 11 умножения записаны нули, а на всех выходах блока 7 задержки сигнала име-. ется положительный потенциал.

После подачи с первого выхода аналого-цифрового преобразователя 1 сигнала о наличии замера, в счетчике 2 объема выборки записывается единица и с его второго выхода подается положительный импульс длительностью на вход блока 7 задержки сигнала, при этом состояние его выходов не иэменяется. Остальные блоки за время 1 производят следуиицие операции: одновременно с подачей сигнала на счетчик 2 объема выборки со второго выхода аналого-цифрового преобразователя 1 код замера х (13 подается на первый вход блока З,вычитания, а на

7 922

Второи его вход подается нуль, записанный в первом блоке 8 памяти, блок 3 вычитания реализует операцию х (11-О=х(l1 . Логарифмический преобразователь 4 вычисляет величину log I- 5

2+logg30,7472. В блоке 5 происходит сравнение величины — 0,7472 с нулем и реализуется проверка условия (5), в результате чего выполняется перепись М1=0. Полученное значение М =О. О подается на вход блока 6, который реализует операцию вычисления коэффим о циента К1=2 =2 =I причем значение

l коэффициента Кl в. прямом коде подас ется со второго выхода на третий вход первого блока 10 умножения. Положительный сигнал с первого .выхода блока 7, поступающий на второй вход первого блока IO умножения разрешает умножение на коэффициент К=l,в щ результате чего в первом блоке IO умножения происходит выполнение one" рации К- Г " (x (ng-m(n-1) ) =1 ° I x (1) =

N х 1), после чего полученное значение подается на второй вход блока 9 р5 регистрации. Положительный сигнал с третьего выхода блока 7, поступая на четвертый вход блока 9.регистрации, запрещает оступление сигнала по третьему входу и появление сигнала на первом выходе и решает операцию сложения по первому и второму входам, в результате чего в блоке 9 регистрации вычисляется величина

m„(» =шХ ГОЗ+2 (х tll -в (01 }=О+х (1) з5

=x(1) и по второму выходу записывается в первый блок 8 памяти..В это Р же время дополнительный kop коэффициента k1l ðàâíûé l-К11-Р"=l 1=0, с первого выхода блока 6 вычисления коэффициентов поступает на первый вход второго блока 11 умножения, на второй его вход подается содержимое второго блока 12 памяти. В результате операции умножения íà erg выходе 45 появляется сигнал $> (01(1-2 ")=0.

На этом заканчивается первый такт работы устройства длительностью%

По заднему фронту импульса 1 начинается второй такт работы адаптивно50 го статистического анализатора. При этом на всех выходах блока 7 устанавливается нулевой потенциал. В блоке

3 реализуется операция к(11-ш (Il=

=x !13 -x(13 =О,после чего результат .подается на,первый вход первого бло55 ка 10 умножения, а на второй его вход подается нулевой потенциал с первого выхода блока 7, разрешающий умноже768 8 ние на коэффициент K= I,25, в результате чего в первом блоке 10 умножения

-й1 происходит выполнение операции К 2 Ъ

4(x (11-m„(11 )=0 ° Эта величина подается на второй вход блока 9 регистрации, а на третий его вход подается результат из второго блока II умножения по приходу разрешающего сигнала с третьего выхода блока 7 на четвертый вход блока 9 регистрации, одно. временно запрещающий прохождение сигнала по первому входу блока 9 регистрации. Этот же сигнал резрешает выполнение операции суммирования по второму и третьему входам блока 9 регистрации, при этом вычисляется оценка среднеквадратичного отклоне,ния согласно выражению вида 6к(1)=

= 6<(01+2 "(I,25(х(Ц -в (13Я =О. полученная оценка поступает на первый вход второго блока 12 памяти, а на второй его вход с второго выхода блока 7 управляющих сигналов подается нулевой потенциал, разрешающий запись содержимого блока 9 регистрации во второй блок 12 памяти. Второй такт длительностью Т закончился, блок 7 переходит в режим ожидания, соответствующий СО. На этом первая итерация длительностью ц=Т1+ Т закончена. Работа адаптивного статистического анализатора поясняется временной диаграммой, приведенной на фиг. 2.

На второй итерации с первого выхода аналого-цифрового преобразователя 1 на вход счетчика 2 объема выборки подается сигнал о наличии второго измерения. В счетчике 2 объема выборки записывается двойка.и с его второго выхода подается положительный импульс длительностью 71„ на вход блока 7, при этом состояние

его выходов не изменяется. Одновременно с подачей сигнала на счетчик

2 объема выборки со второго выхода аналого-цифрового преобразователя

I код замера x(2) подается на первый вход блока 3, а на второй его вход подается значение х=.(13, записанное в первом блоке 8 памяти, блок 3 реализует операцию x(2)-xtlj. Логарифмический преобразователь 4 вычисляет величину log 2-2+log<3=0,2528.

В блоке 5 происходит сравнение величины 0,2528 с М 1 0 и реализуется проверка условия (5), после чего в блоке 5 вычисляется М =N„+l, так как

0,2528 7 О. Полученное значение Ng=l на четвертый вход блока реги"трации 9, одновременно запрещан»ций про1 хождение сигнала по первому входу блока регистрации 9. Этот же сигнал разрешает выполнение операции суммирования по второму и третьему входам блока 9 регистрации,при этом вычисляется оценка

6„(ц=6„(1ф-h ) ф (и -m„(Q))=II(I.", 5-Ъ (ХСЩ-ХС"))=1,0. 5 t (ХЩ-ХЭ)).

Полученная оценка поступает на первый вход второго блока 12 памяти, а на второй его вход с второго выхода блока управляющих сигналов подается нулевой потенциал, разрешакиций запись содержимого блока 9 ре" гистрации во второй блок 12 памяти.

Второй такт длительностью ((",((закончился, блок 7 переходит в режимы ожидания. Вторая итерация закончена.

На третьей итерации с первого выхода аналого-цифрового преобразователя 1 на вход счетчика 2 объема выборки подается сигнал о наличии третьего измерения. В счетчике 2 объема выборки записывается тройка и с

его второго выхода подается положительный импульс длительностью 1 на вход блока 7, при этом состояние его выходов не изменяется. Одновременно с подачей сигнала на счетчик 2 объема выборки, со второго выхода аналого-цифрового преобразователя

1 код замера х(3l подается на первый вход блока 3, а на второй его вход подается значение m»t2)=2 (хt2l+xС11) записанное в первом блоке 8 памяти,,блок 3 реализует операцию xf3)""2 "( (х(2 1+х t 1) ), Логарифмический преобразователь 4 вычисляет величину

1од()3-2+log(13=0,5056. В блоке 5 происходит сравнение величины 0,5056 с К(1=1 и после проверки условия (5) (0,5056 < 1) величина показателя степени перезапнсывается N 3=1. Полученное значение МЗ=I подается на вход блока 6, который реализует операцию вычисления коэф фициента Кi 2 2 ". Значение коэф.—

Фициента К1 в прямом коде подается со второго выхода на третий вход первого блока 10 умножения. Положительный сигнал с первого выхода блока 7, поступающий на второй вход первого блока 10 умножения разрешает умножение на коэффициент Kl. В ре35

9 922768 10 подается на вход блока 6, который реализует операцию вычисления коэфФициента Kl=2 =2 =1/ . Значение коэффициента К1 в прямом коде подается со второго выхода на третий вход первого блока 10 умножения. Положи-. ,тельный сигнал с первого выхода блока 7, поступающий на второй вход первого блока 10 умножения разрешает умножение на коэффициент К=I, ig в результате чего в первом блоке

10 умножения происходит выполнение операции К 2 1(х (nl -mfn-17 )=1. 2" (х Г22-х Г1)), после чего полученное значение подается на второй вход блока 9 регистрации. Положитель- / ный сигнал с третьего выхода блока

7, поступая на четвертый вход блока регистрации 9, запрещает поступление сигнала по третьему входу и.появление сигнала на первом вы1 ходе и разрешает операцию сложения по первому и второму входам, в результате чего в блоке 9 регистрации вычисляется величина m» (21 = - 25

=m»(11+2 l(x(23-m» (11)=х Е11+Г (х Г2)х(1) ) и по второму выходу записывается в первый блок 8 памяти. В это же время дополнительный код коэфФициента К1, равнь(й 1-2 — 1-2 =

-Мй -1 (=2", с первого выхода блока 6 поступает на первый вход второго блока 11 умножения, а на второй его ° выход подается содержимое второго блока 12 памяти. В результате операции умножения на его выходе появляется сигнал 6» tI)(1-2 ") О. На этом . заканчивается первый такт работы устройства длительностью Т„ .

По заднему Фронту импульса 1 на40 чинается второй такт работы. При этом на всех выходах блока ? устанавливается нулевой потенциал. В блоке 3 реа(1изуется операция х(2)mg2j=x(23-2 (x(1)+х(2(), после чего

45 результат подается на первый вход первого блока 10 умножения, а на вто- рой его вход подается нулевой потенциал с первого выхода блока 7, раз" решан»ций умножение на коэффициент

К=1,25, в результате чего в первом

50 блоке I0 умножения происходит выполнение операции К-2 (х(2)-m»(2)) =1,25»

»2 (х(2)-х(11). Эта величина подается на второй вход блока 9 регистрации, а на трети и его вход подается результат из второго блока 11 умножения по приходу разрешающего сигнала с третьего выхода блока 7

922768

l2 эультате чего в первом блоке 10 умножения происходит выполнение операции

К.2 (х (33-2 (x(2)+x (11), после чегп .полученное значение подается на второй вход блока 9 регистрации. Положительный сигнал с третьего выхода блока 7, поступая на четвертый вход блока 9 регистрации, запрещает поступление сигнала по третьему входу и появление сигнала на первом выходе и разрешает операцию сложения по первому и второму входам, в результате чего в блоке 9 регистрации вычисляется величина

„(Ч=Д " (Х(Ч- Х 1)=И(Ч Ы) g " Ю Ь)-Q )N)g)4_#_(1))=(() X($ 4X(1)) ) 4 X)3)) и по второму выходу записывается в первый блок 8 памяти. В это же время дополничел ный код коэффициента К1, равный 1-2 =2, с первого выхода ) блока 6 поступает на первый вход второго блока !1 умножения, а на второй его вход подается содержимое второ о блока 12 памяти. В результате операции умножь сия на его выходе появляется сигнал 6Х «23(1-2 )=2 .1 25 (х(2".)-x (11). На этом заканчивается первый такт работы длительностью 1.

По заднему фронту импульса Т4 начинается второй такт работы. При этом

35 на всех выходах блока 7 устанавливается нулевой потенциал. В блоке 3 реализуется операция, после чего результат подается на первый вход первого блока 10 умножения, а на вто" рой его вход подается нулевой потенциал с первого выхода блока 7, разрешающий умножение на коэффициент

K=1,25„ в результате чего в первом блоке 10 умножения происходит выпол45 нение операции К 2 (х(31-m)f(33)=1 ° 25х

2 х ).33-2 (х(2.)+х М ) =2 -1,25 (х(312 (х(2)+х (1,) ). Эта величина подается на второй вход блока 9 регистрации, а на третий его вход подается

50 результат из второго блока 11 умножения по приходу разрешающего сигнала с третьего выхода блока 7 на четвертый вход блока 9 регистрации, одновременно запрещающий прохождение сигнала по первому входу блока 9 ре55 гистрации. Этот же. сигнал разрешает выполнение операции суммирования по второму и третьему входам блока

9 регистрации, при этом вычислится оценк а

6„()*„(Ц (1- Я (1ДЯ(Х (3)-)))ДnS))=

ЩХ(Ч-Х(43 <,%БЮ (ХЩ4Х(1)))=

=Я .1,15,Х(ЪЗ-Х(41).

Полученная оценка поступает на первый вход второго блока 12 памяти, а на второй его вход с второго выхо" да блока 7 подается нулевой потенциал, разрешающий запись содержимого блока 9 регистрации во второй блок

12 памяти. Второй такт длительностью

Т закончен, блок 7 переходит в режим ожидания. Третья интерация окон= чена.

Yr:àòêîå описание работы яа четвертой итерации.

В счетчике 2 объема выборки записывается четвертка. В блоке 3 реа лизуется операция х(41-m l3)=х(4 12 (х(31+2 (х(2)+х(11). Логарифми-4 )

Х ческий преобразователь 4 вычисляет величину og 4-2+1og 3=1, 2528. В блоке 5 после проверки выполнения усповия (5) вычисляется величина показателя степени й4=2 (1,2528 1 1) .

В блоке 6 опредляется значение коэффициента Kl=2 =2, прямой код ко4 торого подается на первый блок 10 умножения. Положительный потенциал с блока 7, поступающий на блок 10 первого умножения разрешает умножение на коэффициент К=l, в результате чего в первом блоке 10 умножения происходит выполнение операции K.f 4(x(41— т„(3,) ) =2 (х (41-2 "(х (31+2 (х (2) +х (1 ),. после чего это значение подается на блок 9 регистрации. В блоке 9 регистрации происходит определение значеяи я

m„ q=< (Х(3)+ (ХЩ+Х(1)})4(1Х(4)- ЯЪ)+ .

i) (Х Ц+Х(3))=(ХЯ+К""(Х()+Щ))(Ф -1 ) i

4(Х(4)" 3 )). (Х(З)40, (Ч(Щ +ХЩ))4Я. Х(4) и по второму выходу записывается в первый блок 8 памяти. В это же время дополнительный код Kl=l-2 -3-2 с блока б поступает на вход второго блока 11 умножения, в который также поступает содержимое второго блока

12 памяти. В результате умножения на выходе второго блока 11 умножения появляется сигнал6» п- 1)(1-2 4)=

=3 ° 2 2 .1,25-(х(31-х(Ц ). Ha этом

14

Формула изобретения

922768

2Р

ЭР

13

\ заканчивается первый такт работы длительностью «„. Во время второго такта длительностью ТЧ в блоке 3 реализуется операция

Xj )-rA)(e)=X(43"? А|43-Я (к Э)+7 " ХЩ+ХВЗЦ

"-Ь Ч К(4)-И, (Р(3)17 (Xp)+Xg ))), . после чего результат подается на вход первого блока 1О умножения, . где реализуется операция 1,1,25. 2 Ъ

ХЗ-2 (х(4)-2 (х(3)+2" (хГ2l x?11).

Эта величина подается на вход блока

9 регистрации, куда поступает и. величина из второго блока 11 умножения, при этом. вычисляется оценка. „I43=3 Ч 1Я(ХЩ-Х фИ "1Я5(Х(4)-Q, "(Х(Я+ ю «щ «tq)))=r «««« «щ « "« ъд- «(«щ+

5„js))).

Полученная оценка записывается во втором блоке.12 памяти. Второй такт длительностью Ч закончен, блок 7 приходит в ожидание. На этом закончилась четвертая итерация.

Последукицие итерации осуществля- . ются аналогично предыдущим.

Таким образом,.предлагаемое уст.ройство обрабатывая информацию, придает последним значениям больше веса, чем предыдущим, что особенно важно прн обработке наблюдений. нестационарных процессов. Предлагаемое устройство может быть выполнено на унифицированных элементах и обладает конструктивной простотой,, так как не содержит блоков памяти большой емкости, блоков извлечения корня, блоков, выполняющих операцию деления, что объясняется тем, что в процессе счета в нем осуществляются простейшие операции типа сложе" сия, сдвига, функционального«: преобразования простого вида. По сравнению с известными предлагаемое устройство обладает повышенным быстродействием, что позволяет обрабатывать большие массивы информации эа короткое время. Предлагаемое изобре« тение может быть использовано при разработке специализированных вы «« числительных устройств, .а его исполь зование позволит получить экономический эффект;

Адаптивный статистический анализатор, содержащий аналого-цифровой преобразователь, подключенный первым выходом ко входу счетчика объема выборки, первый и второй блоки памяти и блок регистрации, о т л и ч а юшийся тем, что, с целью повышения быстродействия и точности определения статистических характеристик, в него введены блок вычитания, блок сравнения, логарифмический преобразователь, первый и второй блоки умножения, блок возведения в степень и блок задержки сигнала, причем вто" рой выход аналого-цифрового преобразователя подключен к первому входу блока вычитания, второй вход которого подключен к выходу первого блока памяти и первому. входу блока регистрации, второй вход которого подключен к выходу первого блока умножения, третий вход — к выходу второго блока умножения, первый выходко входу первого блока памяти, а второй выход — к первому входу второго блока памяти, выход которого подключен к первому входу второго блака умножения, а второй вход — к первому выходу блока задержки, вход которого подключен к первому выходу счетчика объема выборки, подключенного вторым выходом через логарифмический преобразователь и блок сравнения ко входу блока возведения в степень, первый и второй выходы. которого подключены ко второму входу второго блока умножения и -первому входу первого блока умножения соответственно,,причем второй вход первого блока умножения подключен к выходу блока вычитания, а третий вход - ко второму. выходу блока задержки сигнала, тре4 тий выход которого подключен к четвертому входу блока регистрации.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

S0

Ф 542997, кл. 6 Об F 15/361 1975.

2. Авторское свидетельство СССР

У 4165.12, кл. G 06 F 15/36, 1972.

3. Авторское свидетельство СССР

11 55165 l, кл. G Об F 15/36, 1975 (прототип), 922768

8лщюЫ Жни

ЬекУР

Персий keir мка 7

Bmnpucr &ФУ д мка 7 реей Умид длеко 7

Составитель А. Карасов

Редактор С.Патрушева Техред С,Мигунова Корректор М.Демчнк

Закаэ 2583 65 . Тираж 732 Подписное

ВНИИПИ Государстзенного комитета СССР по делам изобретений н открытий

113035, Москва, Ж-35 ° Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4