Умножитель частоты следования импульсов

Умножитель частоты следования импульсов

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз CoBOTcKHx

Социалистических

Республик (11) 923002 (61) Дополнительное к авт. свид-ву N 845290 (5l)M. Кл.

Н 03 В 19/10

Н 03 К 23/00 (22) Заявлено 08.08.80 (21) 2974475/18-21 с присоединением заявки ¹вЂ”

Гееударстеенный комитет (28) Приоритет аа делам нэебретеннй н открытий

Опубликовано 23.04.82. Бюллетень ¹ 15

Дата опубликования описания 23.04,82 (53) УДК 621.374..4 (088.8) (72) Авторы изобретения

В. А. Добрыдень и И. Д. Пузько

II

1 !

Институт проблем машиностроения АН Украинской — ь .С2.,и.3арьковский, инженерно-строительный институт (71) Заявители (54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к вычислительной технике, может быть использовано в составе контрольно-измерительных систем и систем автоматического управления.

По основному авт. св. N 845290 известен умножитель частоты следования импульсов, содержащий реверсивный счетчик импульсов и блок разделения, элемент ИЛИ, регистр, логический блок, триггеры, ключи, линию задержки, включенную между выходом элемента ИЛИ и входом формирователя импульсов, выход которого соединен с импульсным входом первого ключа, первый выход которого соединен со счетным, а второй — с обнуляющим входами пересчетного блока, подключенного выходом к управляющему входу первого ключа, генератор импульсов, выход которого соединен с импульсным входом логического блока, выходы которого подключены к входам сложения и вычитания реверсивного счетчика импульсов, а тактовые выходы — к тактовым входам блока разделения, первый информационный вход которого подключен к входной шине, второй информационный вход— к счетному входу пересчетного блока, а первый выход — к первому входу первого элемента ИЛИ, второй выход — ко второму входу первого элемента ИЛИ, импульсному входу третьего ключа, счетному входу перво5 го триггера и первому входу второго элемента ИЛИ, второй вход которого соединен с обнуляющим входом пересчетного блока, импульсным входом четвертого ключа и счетным входом второго триггера, а выход — с управ о ляюшим входом регистра, входы которого соединены с разрядными выходами реверсивного счетчика импульсов, а выходы — с управляющими входами линии задержки, при этом выходы первого и второго триггеров соединены

l5 с управляющими входами соответственно третьего и четвертого ключей, подключенных выходами соответственно к единичным и нулевым входам третьего и четвертого триггеров, 20 выходы которых подключены к потенциальным входам логического блока, содержащего элемент ИЛИ, линию задержки, первый и вто- рой элементы И, выходы которых, являясь выходами логического блока, соединены со20

55 з 92300 ответственно со входами сложения и вычитания реверсивного счетчика импульсов, импуль. сный вход логического блока соединен с импульсным входом первого элемента И и через линию задержки и непосредственно с первым и вторым входами элемента ИЛИ, выход ко5 торого соединен с импульсным входом второго элемента И, при этом потенциальные входы первого и второго элемента И, являются потенциальными входами логического блока и соединены соответственно с нулевыми и 0 единичными входами третьего и четвертого триггеров (1) .

Недостатком известного устройства является низкое быстродействие в том, случае, когда

Ti +1 (Ti (где Ti i-ый интервал межцу входными импульсами устройства i= 1,2 ..) .

Цель изобретения — повышение быстродействия устройства, Поставленная цель достигается тем, что в умножитель частоты следования импульсов, содержащий реверсивный счетчик импульсов, линию задержки, вход которой соединен с выходом элемента ИЛИ, формирователь импульсов, выход. которого соединен с импульсным входом ключа, первый выход которого сое, динен со счетным, второй выход — с обнуляющим входами пересчетного блока, а управляющий вход — с выходом пересчетного блока, блок разделения, дополнительный. элемент

ИЛИ, регистр, логический блок, триггеры, до- 30 полнительные ключи и генератор импульсов, выход которого соединен с импульсным входом логического блока, первый и второй выходы которого подключены к входам сложения и вычитания реверсивного счетчика импульI сов, а тактовые выходы — с тактовыми входами блока разделения, первый информационный вход которого подключен к входной шине, второй информационный вход — к счетному входу пересчетного блока, а первый выход — к первому входу элемента ИЛИ, второй выход — ко второму входу элемента ИЛИ, импульсному входу первого дополнительного ключа, счетному входу первого триггера и первому входу дополнительного элемента ИЛИ, 4 второй вход которого соединен с обнуляющим входом пересчетного блока,,импульсным входом второго дополнительного ключа и счетным входом второго триггера, а выход — с управляющим входом регистра, входы кото50 рого соединены с разрядными выходами реверсивного счетчика импульсов, а выходы — с управляющими входами линии задержки при этом выходы первого и второго триггеров соединены с управляющими входами соответственно первого и второго дополнительных ключей, выходы первого дополнительного ключа соединены с единичными, а.выходы второго дополнительного ключа — с нулевыми вхо2

4 дами третьего и четвертого триггеров, выходы которых подключены к потенциальным входам логического блока, при логический блок содержит элемент ИЛИ, линию задержки и первый и второй элементы И, выходы которых являясь первым и вторым выходами логического, блока соединены соответственно со входами сложения и вычитания реверсивного счетчика импульсов, импульсный вход логического блока соединен с импульсным входом первого элемента И и через линию задержки и непосредственно с первым и вторым входами элемента ИЛИ, выход которого соединен с импульсным входом второго элемента И, введены пятый триггер и два вентиля, информационный вход первого из которых соединен со вторым выходом первого ключа, управляющий вход — с третьим выходом логического блока, а выход — с третьим входом элемента ИЛИ и с единичным входом пятого триггера, нулевой вход которого соединен со счетным входом первого триггера, а выходы соединены с соответствующими дополнительными потенциальными входами логического блока, четвертый выход которого подключен к управляющему входу второго вентиля, включенного между выходом линии задержки и входом формирователя импульсов, а в логический блок введены элемент НЕ, третий, четвертый и пятый элементы И, входы первого и второго из которых являются потенциальными входами логического блока и соединены соответственно с нулевыми и единичным и выходами третьего и четвертого триггеров, выход четвертого элемента И является третьим выходом логического блока и соединен с потенциальным входом второго элемента И, а выход третьего элемента И соединен с первым потенциальным входом первого элемен. та И и первым входом пятого элемента И, второй вход которого и второго потенциального входа первого элемента И являются дополнительнымн потенциальными входами логического блока и соединены соответственно с единичным и нулевым выходами пятого триггера, а выход пятого элемента И соединен с входом элемента НЕ, выход которого является четвертым выходом логического блока.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — структурная схема логического блока.

Устройство содержит элементы 1, 2 ИЛИ, формирователь 3 импульсов, генератор 4 импульсов, блок 5 пересчетный, реверсивный счетчик 6 импульсов, блок 7 разделения импульсов во времени, линия задержки 8, регистр 9, блок 10 логический, триггеры 11--14, ключи 15-17, вентили 18, 19, пятый триггер

20. Логический блок 10 состои из первого

923002

5 и второго элементов И 21, 22, элемента 23

ИЛИ, линии 24 задержки, третьего, четвертого и пятого элементов И 25--27, элемент 28 НЕ.

Устройство работает следующим образом.

В исходном состоянии блок 5 установлен в нуль, а его коэффициент пересчета задан равным требуемому коэффициенту К умножения частоты следования импульсов, в соответствии с коэффициентом К и периодом Т повторения входных импульсов устанавлива-. ется состояние реверсивного счетчика 6 и совпадающее с ним состояние регистра 9, задающее время задержки т = Т/К, необходи-. мое для получения равномерного распределения выходных импульсов умножителя триггер

11 установлен в единичное, а остальные триггеры 12, 13 14 и 20 — в нулевое состояние (при этом импульсы на входы реверсивного счетчика.6 не поступают, вентиль 18- закрыт, вентиль 19 открыт), первый выход блока 7 разделения импульсов соединен через ключ 15. с единичным входом триггера 11, а второй выход ключа 17 соединен через ключ 16 — с нулевым входом этого триггера; импульсный вход ключа 17 соединен с его первым выхо- р дом, т.е. со счетным входом пересчетного блока 5 и вторым информационным входом блока 7.

В соответствии с величиной К установлена частота импульсов на выходе генератора 4 имг пульсов.

Первый входной импульс передается тактовым импульсом генератора 4, на первый выход блока 7, т,е. на вход линии 8 через элемент 1, на единичный вход триггера 11 через ключ 15, на счетный вход триг ера 13, нулевой вход трипера 20 и — через элемент 8 на управляюший вход регистра 9.

При этом триггеры 11, 20, а также регистр 9 не изменяют своего состояния,.триг4О

rep 13 переходит в единицу, подключая импульсный вход ключа 15 к единичному входу триггера 12.

Спустя время т появится импульс на выхо45 де линии 8 он пройдет через открытый вентиль 19 и формирователь 3 и поступит через ключ 17 на счетный вход пересчетного блока

5 и далее через блок 7 и элемент 1 снова на вход линии 8 задержки. Этот импульс будет

50 циркулировать указанным образом по кольцу: выход линии 8 задержки — вентиль 19 — формирователь 3 импульсов — ключ 17 — блок 7 разделения импульсов -- элемент 1 — вход линии 8 задержки, в каждом цикле добавляя

5 55 единицу к содержимому пересчетного блока 5.

На выходе формирователя 3 импульсов вырабатывается при этом пачка импульсов с и риод м т.

Так будет продолжаться до тех пор пока число импульсов этой пачки (и равное ему число в пересчетном блоке 5 не достигнет значения К вЂ” 1. При этом появится единичный сигнал на управляющем входе первого ключа 17, импульсный вход которого окажется соединенным с его вторым выходом.

Очередной, а именно К-blA, импульс с выхода формирователя 3 импульсов поступит теперь через ключ 17 на обнуляющий вход пересчетного блока 5, в результате чего циркуляция импульса прекращается, пересчетный блок

5 возвращается в исходное нулевое состояние; кроме того этот же К-ый импульс через ключ

16 возвратит в нуль триггер 11. Если время т установлено правильно, т.е. момент формирования К-го выходного импульса совпадает во времени с приходом очередного входного импульса, то триггер 12 устанавливается в единицу. и, поскольку состояние триггеров 11 и 12 по прежнему различны, импульсы на входы реверсивного счетчика 6 не поступают, т.е. время т остается без изменения.

Триггер 11 остается в единичном состоянии в интервалах времени между моментами поступления нечетных входных импульсов первого, третьего и т.д.) и моментами появления на выходе формирователя 3 импульсов

К-х импульсов пачек, порождаемых соответствующими входными импульсами. Иначе говоря, триггер 11 устанавливается в единицу каждым i-ым (i = 1. 3, 5....) входным импульсом и возвращается в нуль последним

К-ым импульсом каждой пачки, состоящей из К импульсов, порожденной i-ым входным импульсом. Аналогично работает триггер 12, но с четными входными импульсами.

Если Ti + 1 ) Ti, то К-ый импульс, порожденный импульсом начала Ti + 1 приходит раньше импульса его окончания, т.е. очередного входного импульса, в результате в интервале времени между указанными импульсами, длительность которого hi Т = Ti + 1 — Ti„ оба триггера 11 и 12 оказываются в нулевом состоянии.

Ввиду этого импульсы с первого выхода логического блока 10 поступают в течение

hiT на суммирующий вход реверсивного счетчика 6, благодаря чему время задержки т изменится ровно на столько, чтобы выполнялось равенство т = Ti + 1/К.

Изменение времени задержки произойдет, когда очередной входной импульс, поступив через элементы 7 и 8 на управляюший вход регистра 9, передаст в него новое, откорректированное содержимое реверсивного счстчика 6.

Таким образом при увеличении периода следования входных импульсов равномерность тI? 70о распределения выходных импульсов будет восстановлена уже в следующем периоде, неравномерность распределения импульсов будет иметь место только в течение одного периода входных импульсов.

В предлагаемом режиме работа устройства не отличается от работы устройства известного.

Рассмотрим теперь случай Ti + 1 (Ti.

Теперь очередной входной импульс поступит раньше, чем будет сформирован К-й импульс пачки выходных импульсов, порожденной предыдущим входным импульсом.

В результате с момента поступления импульса начала Ti+ 1 оба триггера 11 н 1? оказываются. в единичном состоянии, ввиду чего (триггер 20 в нулевом состоянии) импульсы со второго выхода логического блока 10 начинают ноступать на вход вьтпттания реверсивного счетчика 6, Существенно, что эти импульсы имеют частоту в два раза большую, чем иМпульсы на первом выходе блока 10, это необходимо потому, что при этом в схеме циркулируют два входных импульса, ввиду чего заполнение пересчетного блока 5 происходит вдвое быстрее, так что именно в этих условиях осуществляется правильная коррекция времени т. После того как будет сформирован К-й импульс пачки, порожденной импульсом начала Т + C, коррекция завершена, этот импульс со второго выхода ключа 17 возвращает оди из триггеров 11, 12 в цутп-., передает откорректированное содержимое ронер сивного счетчика 6 в регистр 9., осуществлял тем самым требуемую коррекцию велилглы г и через открытый вентиль 18 (он открывается, когда оба триггера 11 и 12 оказываются в единичном состоянии) вновь поступает через первый элемент 1 на вход литии 8 задер:яки, TBK что в схеме по-п3ех. .нем:,;- Ш р".:: тп. -,:." де= импульса. Этот жс имт|ульс устана1!T.;. ...a.:. тр -, гер 20 в единицу. Благодаря этому K выходных импульсов, порождаемых входным импульсом окончания T; + 1, формируются ускоренно — с уменьшенной (уже скорректирован. ной) величиной т и, главное, двумя .*тркулирующимн импульсами, т,е. в два раза быс-рее, чем в известном устройстве, в которо ., пр.:: этом циркулирует только один ю .тгульс, 11оследний К-й импульс namccc, порожден той последним входным импульсом (импульсом окончания Т + 1) вернет s нуль второй из триггеров 1 1, 12, Однако, хотя триггера 11 и 12 и находятся теперь в нуз|евом состоянии, импульсы на суммируюпу1й вход реверсивного счетчика 6 поступать .::-" буд,т,так 1.-;,к нх блокио ет триггер 20, нахозчп ...:.:.=.: . единичном состоянии, вентиль !8 пр;., этом зи;р:г, так что этот импульс на вход шп ии 3 з=.-,ержки пе поступает. C этого же момента закрывается вентиль 19 — это необходимо для того, чтобы прекратить циркуляцию второго импульса, ранее циркулировавшего в схеме. с Таким образом, как .коррекция величины т, так и формирование пачек импульсов, соответствующих импульсам начала и окончания Ti +

+ 1 идет — с момента поступления импульса окончания Ti + 1 — с удвоенной частотой и завершается — при соответствующем ограниче- . нии на скорость изменения величины, Т вЂ” не позже окончания Ti + 2, т.е. неравномерность распределения будет иметь место только в течение одного периода Ti + 2.

Очередной входной импульс — импульс окончания Ti + 2 вернет триггер 20 в нуль и установит один из триггеров 11, 12 в единицу, т.е. работа схемы будет продолжаться из исходного состояния.

Формула изобретения

1. Умножитель частоты следования импульсов по авт. св. Р 845290отличающийся тем, что, с целью повышения быстродействия, в него введены пятый триггер и два вентиля, информационный вход первого из которых соединен с вторым выходом первого ключа управляющий вход — с третьим выходом логического блока, а выход — с третьим входом элемента ИЛИ и с единичным входом пятого тритгера, нулевой вход которого соединен с счетным входом первого триггера, а выходы соединены с соответствующими дополнитель„) ными потенштальными входами логического блока, четверттяй выход которого подключен к управляющему входу второго вентиля, вклю. чейного между выходом линии задержки и входом формирователя импульсов..

2. Умножитель по п. 1, о т л и ч а юшийся тем, что, в логический блок введены элемент HE и третий, четвер.гый и пятый элементы И, входы первого и второго

Л нз которых являются потенциальными входами логического блока и соединены соответственно с пулевыми и единичными выходами третьего, -ютвертого триггеров, выход чет ;epò0ã0 элемента И является третьим выходом логического блока и соединен с потенцичО альшям входом второго элемента И, а выход третьего элемента И соединен с первым поте*-щиа.1ьным входом первого элемента И, и первым входом пятого элемента И, второй вход которого и второго потенциального входа первого элемента И являются дополнительными потенциальными входами логического блока и соединены соответственно с единич923002 ным и нулевым выходами пятого триггера, а выход пятого элемента И соединен с входом элемента НЕ, выход которого является четвертым выходом логического блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР И 845290, кл. Н 03 К 23/00, 30.07.79.

923002

Составитель О. Кружилина

Техред С. Мигунова

Корректор В. Синицкая

Редактор А. Шандор

Заказ 2608/77

Тираж 954

ВНИИПИ Государственного комитета. СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Подписное

Филйал ППП "Патент", г. Ужгород, ул. Проектная, 4