Устройство связи для вычислительной системы

Устройство связи для вычислительной системы

Иллюстрации

Показать все

Реферат

 

B. Н. Заблоцклй, В. В. Г"ек, В. Е. Спасска, Д.. HJ Карабань и А. В. Яс.кульдович (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОЙ

СИСТЕМЫ

Изобретение относится к вычислительной технике и может быть использовано при построении модульных вычислительных систем.

Известно устройство связи для вычислительной системы, содержащее генера5 тор и М блоков сопряжения, состоящих из приемного и передающего регистров, регистра адреса, распределителя импульсов, управляктцего регистра, трех буферных регистров, схему сравнения, регистр состояния, коммутатор управляющих сигналов и выходной коммутатор, группы входов и выходов которого подключены к соотве.тствующим модулям вычислительной системы Щ

Недостаток данного устройства состоит в низкой и юпускной способности.

Наиболее близким по технической сущности к предлагаемому является . устройство связи цля вычислительной . 2o системы, содержащее узел тактовых импульсов и М блоков сопротивления, каж-, дый из которых содержит два приемных регистра, два передакяцих регистра, два

2 элемента ИЛИ, два буферных регистра, регистр адреса, соединенный выходом с первыми входами блока сравнения, блока формирования признака передачи и первого буферного регистра, два выхода которого соединены соответственно с первыми входами элементов ИЛИ, а третий выход и второй вход — соответ ственно с информационным входом и выходом модуля вычислительной системы, управляющий вход-выход и синхронизирунхций выход которого подключены соответственно к первому входу-выходу узла комь утации управляющих сигналов и первому входу узла синхронизации, распределитель импульсов, управляющий регистр и регистр. признака передачи (2)

Недостатки известного устройства состоят в низкой пропускной способности и ограниченной области применения, которые вызваны тем, что в его формате сообщений размер поля адреса фиксирован и, следовательно, фиксировано обо924694 ф

ЗО

55 рудовнния схемы сравнения, рег истра адреса модуля, приемных и передающих регистров, которые входят в состав каналов обмена. Для того, чтобы увеличить пропускную способность системы .путем увеличения числа модулей, необходимо заменять оборудование каналов обмена устройства связи.

Usaü изобретения - повышение пропускной способности устройства, Поставленная цель достигается тем, что в устройство, содержащее генератор тактовых импульсов н М каналов обмена, каждый из которых содержит первый блок сопряжения, включающий первые передающий регистр и приемный регистр, управляющий вход которого соединен с первым управляющим входом регистра состояний, подключенного двусторонней связью к узлу коммутации управляющих сигналов, первый выход которого соединен с управлякзцим входом второго передающего регистра, регистр адреса, выход которого соединен с первым входом узла сравнения и первым информационным входом второго приемного регистра, причем второй информационный вход второго приемного регистра и управляющий вход первого приемного регистра певвого блоив сопряжения 1 -го какала обмена (1 1,М) соединены соответственно с 1 -м информационным входом устройства и выходом генератора тактовых импульсов, введены в каждый канал обмена М -1 блоков сопряжения, а каждый блок со р дополнительно содержит узел дешифрации состояния, элемент задержки и мультиплексор, причем в каждом блоке сопряжения выход первого приемного регистра соединен с информационными входами первого и второго передающих регистров и вторым входом узла сравнения, первый и второй информацион-. ные входы н управляющий вход мультиплексора соединены соответственно с выходами первого передающего регистра, второго приемного регистра и вторым выходом узла коммутации управляющих сигналов, входом подключенного к выходу узла дешифрации состояния, управляющий вход первого приемного регистра подключен через элемент задержки к упрввлякяцему.входу первого передающего регистра ъ второму управляющему входу регистра состояний, выход которого соединен с управляющим входом вчорого приемного регистра, информационный вход первого приемного регистра 1-го блока сопряжения (=1М) i -го канала обмена, кроме первого, соединен с выходом мультиплексора j -го блока сопряжения j -l-го канала обмена, информационный вход первого приемного регистра. 1-го блока сопряжения первого канала обмена соединен с выходом мультиплеисора -ro блока сопряжения М-го канала обмена, второй информационный вход второго приемного регистра и выход второго передающего регистра j -го блока сопряжения 1 -го канале обмена соединены соответственно с i -ми информационными входом и выходом устройства, первый и третий управляющие входы и выход регистра состояний и первый выход узла коммутации управляющих сигналов -го блока сопряжения

j-го канала обмена подключены соответственно к выходу генератора тактовых импульсов, входу и первому и второму выходам 1 -й группы управляющих входов и выходов устройства, выход узла сравнения 1-го блока сопряжения -го канала обмена подключен к -му входу узла дешифрации состояния к-го блока сопряжения (К =1,Й) i -го канала обмена.

Нв фиг. 1 представлена блок-схема устройства; на фиг. 2 — функциональные схемы узла дешифрации состояния и узла сравнения; на фиг. 3 — функциональная схема узла коммутации управляющих сигналов; нв фиг. 4 — пример структуры системы, использу кщей данное устройство.

Устройство содержит (фиг. 1) генератор 1 тактовых импульсов, блоки 2 сопряжения, соединенные с соответствующими модулями 3 вычислительной системы, Группа блоков 2 сопряжения, соединенных с информационными и управляющими входами и выходами с одним и тем же модулем 3, образует канал обмена. Каждый блок 2 сопряжения содержит первый приемный регистр 4, элемент 5 задержки, первый передающий регистр 6, мультиплексор 7, регистр 8 адреса, узел 9 сравнения, узел 10 де1 шифрации состояния, регистр 11состояння, узел 12 коммутации управляющих сигналов, вторые приемный 13 н передающий

14 регистры.

Узел 10 дешифрации состояния и узел 9 сравнения содержат (фиг. 2) сумматоры

15 по модулю 2, элемент ИЛИ 16, элемент ИЛИ-НЕ 17, элемент ИЛИ 18. элемент HE 19, элементы И 20, 21 и элемент HE 22.

9246

Узел 12 коммутации управляющих сигналов (фиг. 3) состоит иэ первого элемента И 23, элемента HE 24, второго элемента И 25, первого элемента ИЛИ

26, третьего элемента И 27, второго элемента ИЛИ 28, четвертого элемента

И 29.

Генератор 1 тактовых импульсов цредназначен для синхронизации работы устройства.

Блоки 2 идентичны по структуре и предназначены для приема (выдачи) информации иэ (в) модулей 3 вычислитетп ной системы и выдечи (приема) информации В (иэ) магистраль, образованную из ф5 нябора пасс .вных шин адреса и данных и замкнутых в кольцо.

Элемент 5 задержки предназначен для задержки тактового имоульса, поступающего на управляющий вход блока 2.

Мультиплексор 7 содержит набор управляемых элементов И и элемент ИЛИ и предназначен для выбора и передачи информации с выходов второго приемного регистра 13 или первого передакщего регистра 6.

Регистр 8 адреса предназначен для хранения собственного адреса блока 2.

Адрес в регистр 8 адреса заносится с помощью тумблерного набора (не показан).

Узел 9 сравнения предназначен для сравнения поля адреса получателя с собственным адресом данного блока 2.

Узел 10 предназначен для интерпре- 35 тапии значений сигналов, поступакщих как из узла 9 сравнения данного блока

2, так и узлов сравнения других блоков

2 того же канала обмена, и формирования сигналов управления режимами работы 40 блока -.

Регистр 11 состояния содержит два триггера и предназначен для индикации состояния блока 2.

В качестве модулей 3 вычислительной а5 системы могут использоваться процессоры, блохи памяти, каналы прямого доступа. и т.п.

94 6 теля; адрес получателя; данные (адрес ячейки памяти, признак Запрос" "Ответ, признак Чтение "/ «Запись", собственно информация ) .

По каждому тактовому импульсу llpo» исходит передача слов информации между блоками каналов обмена. Под управлением тактового импульса информация записывается в первый приемный регистр 4, а под управлением задержанного такгового импульса она записывается в первый передающий регистр 6.

По приему информации в первый приемный регистр 4 в каждом блоке 2 происходит сравнение полей адреса получателя с собственным адресом данного блока 2, в результате чего на выходе уапа

9 формирукгся сигналы "Равно", "Не равно", "Свободно", "Занято, поступающие на соответствукщий выход блока 2 и вход узла 10.

Е<.m на входах узла 10 присутствует набор сигналов "Равно, "Не равно, "Свободно", Занято, то на его выходе формируется сигнал "Чужой, означающий, что на информационном выходе первого приемного регистра 4 всех блоков данного канала обмена присутствует информация, адресованная не своему модулю 3.

Если на входах узла 10 присутствует набор сигналов "Равно", "Свободно", "Занято, или "Равно", Занято", то на его выходе формируется сигнал Свой", оэначакщий, что на информационном выходе первого приемного регистра 4 всех блоков 2 данного канала обмена присутствует информация, адресованная данному свое. му моду лю 3

Если на входах узла 10 присутствует набор сигнапов "Свободно, "Равно, "He равно или "Свобсяно, «Не равно, то на е!. о выходе формируется сигнап

"Свободно", означакщий, что на информационном выходе первого приемного регистра 4 всех блоков 2 данного канала присутствует нулевая информация (адрес получателя равен нулю).

Устройство работает следующим образом.

После пуска устройства генератор 1 (фиг. 1) начинает вырабатывать тактовые импульсы, под управлением которых в устройстве начинак г циркулировать свободные слова информации.

Формат слова информации, пересылаемого между блоками каналов обмена, имеет следующие поля: адрес отправи50

Каждый канал обмена работает в двух режжлах: "Чтение" и Запись".

Режим Чтение выполняется в два этапе. На первом этапе происходит сравнение поля адреса получателя слова информации, принятого в первый приемный регистр 4 из блока 2 предшествующего канала обмена, описанное выше.

На втором этапе в зависимости от сигналов, сформированных на выходе уз»7 g2 ла 10, выполняется собственно режим

"Чтение".

Если ча выходе узла 10 сформировался сигнал "Чужой", то из узла 12 на управляющий вход л.ультиплексора 7 .,поступает сигнал, по которому информв:. ция с первого передающего регистра 6 поступает иа выход мультиплексора 7.

В следующем такте эта информацич зяйисывается в одноименный блок 2 цоспедуюшего канала обмена.

Если на выходе узла 10 сформировался сигнал "Свободно", то узел 12 не вырабатывает сигнала управления мультиплексором " и информация с первого передающего регистра 6 не поступает на выход мультиплексора 7. В следующем тахте в одноименный блок 2 последующего канала обмена записывается нулевая информация.

Если на выходе узла 10 сформировался сигнал "Свой" и первый триггер регистра ll состояния, фиксирующий незанятность второго передающего регистра 14, находится в состоянии "Свободен", то узел 12 вырабатывает сигнал, поступакщий в регистр 11, сигнал, поступающий во второй передающий регистр 14, и сигнал "Принять", поступающий в свой модуль 3. По сигналу из узла 12 во второй передакзций регистр 14 записывается информация (адрес отправител, данные) из первого приемного регистра 4. В следующем такте задержанным тактовым импульсом первый триггер регистра 11 устанавливается в состояние "Занят". В одноименный блок 2 последующего канала записывается нулевая информация, .

По сигналу "Принять" модуль 3 переписывает информацию (адрес отправителя, данные) из второго передающего регистра 14 на свои регистры и фсрмирует сигнал "Принято", которым по приходу тактового импульса первый триггер регистра 11 устанавливается в состояние

"Свободен".

Если на выходе узла 10 сформировался сигнал "Свой" и первый триггер регистра 11 находится в состоянии «Занят", то узел 12 формирует сигнал, поступающий на управляющий вход мультиплексора 7. Далее происходят действия, аналогичные деЦртвиям по сигналу Чужой", описанным выше.

В режиме «Запи-ь», когда модулю 3 необходимо передать информацию в мгистраль, он формирует сигнал "Запро на передачу", кот рый поступает на уп4694 8

lO

l5 ю

ЭО

Э5

55 равлякший вход регистров 11 блоков 2 данного канала обмена.

Режим. "Запись" выполняется в два этна. На первом этапе, если второй триггер регистра 11, фиксирующий незанятость второго приемного регистра 13, находится в состоянии "Свободен", то по приходу тактового импульса в регистре 11 формируется сигнал, по которому второй триггер регистра 11 устанавливается в состояние Занят". Во второй приемный регистр 13 посылается сигнал, по которому в него записывается информация (адрес получателя, данные) из своего модуля 3 и информация (адрес отправителя) из регистра 8 адреса. С выхода регистра 11 в модуль вычислительной системы посылается сигнал "Запрос удовлетворен", по приему которого модуль вычислительной системы снимает сигнал "Запрос на передачу". На первом этапе также происходит сравнение поля адреса получателя слова информации, принятого в первый приемный регистр 4 из одноименного блока предшествующего канала обмена, описанное выпье.

На втором этапе в зависимости от сигналов, сформированных на выходе узла 10, выполняется собственно режим

"Запись", Если на выходе узла 10 сф>рмировался сигнал "Чужой, то происходят действия, аналогичные действиям по этому сигналу, описанным в режиме "Чтение".

Если на выходе узла 10 сформировался сигнал "Свободно", то узел 12 по состоянию второго триггера "Занят" регистра 11 состояния формирует сигнал, поступакщий на управляющий вход мультиплексора 7, и сигнал, поступающий в регистр

11. По сигналу из узла 12 на выход мультиплексора 7 поступает информацияс второго приемного регистра 13. В следующем такте по приходу эадержанного тактового импульса второй триггер регистра 11 устанавливается в состояние "Свободен".

Если на выходе узла 10 сформировался сигнал "Свой" и первый триггер регистра 11 находится в состоянии "Свободен", то выполн ется режим "Чтение", описанный выше, и по состоянию второго триггера "Занят регистра 11 узел

12 формирует сигнал, поступающий на управляющий вход мультиплексора 7 и врегистр 11. Далее происходят действия, аналогичные действиям по сигналу «Свободно", описанные выше в режиме «Запись".

9 9246

В процессе работы устройства узел

12 вырабатывает сигналы управления следующим образом (фиг. 3).

На входы элемента И 29 псступает сигнал "Свободно .из узла 10 и сигнал

"Занято" со второго триггера регистра

11 состояния. Сигнал "Свой" из узла

10 поступает на входы элементов И 23 и 25. Сигнал "Чужой" из узла 10 поступает на вход элемента ИЛИ 26. Сиг- 10 нал "Занят" со второго триггера регистр ра 11 поступает на вход элемента И 27.

Сигнал "Свободен с первого триггера регистра 11 поступает на вход элемента

И 23, с выхода которого поступает сиг t5 нал установки первого триггера регистра

11 в состояние "Занят" и сигнал приема информации во второй передающий регистр 14. С выхода элемента ИЛИ 26 поступает сигнал в мультиплексор 7, по 10 которому информация с первого передаю. щего регистра 6 поступает на выход мультиплексора 7. С выхода элемента . ИЛИ 28 поступает сигнал установки второго триггера регистра 11 в состоя- у5 ние Свободен" и сигнал, поступающий в мультиплексор 7, по которому информация с второго передающего регистра 13 поступает йа выход мультиплексора 7.

В систему, используюшую данное уст- Зе ройство, могут входить в качестве мо— дулей 3 процессоры, блоки памяти, каналы прямого доступа и другие устройства, необходимые для обработки данных. Все модули вычислительной системы должны обладать способностью читать информацию иэ вторых передающих регистров блоков сопряжения по сигналу Принять и записывать информацию вп вторые приемные регистры блоков сопряжения, соп- 4э ровождая ее сигналом "Запрос на передачу

На фиг. 4 показана структу-ра вычислительной системы, содержащая четыре канала обмена для связи четырех моду45 лей, каждый из которых состоит из двух блоков 2 сопряжения. Система содержит два т. а модулей: процессорный модуль и модуль оперативной памяти.

Процессорный модуль 3.1 (3.3) может быть выполнен например, HB микро50 процессорных секциях серии К589 и содержит 8 центральных процессорных элементов 30, управляюшук память 31, блок 32 микропрограммного управления, блок ЗЗ проритетного прерывания,. регистр 34 микрокоманд, элементы И 35 и 36. Выходы вторых передающих регистров 14 блоков 2.1.1. и 2.1.2. под94 10 соединены к шине 37 центрального процессорного элемента 30. Сигнал "Прифнять поступает из коммутирующих блоков 2.1.1. и 2.1,2. на вход 38 блока

32. Сигнал "Принято" формируется одним из триггеров регистра 34. Вторые информационные входы вторых приемных регистров 13 блоков 2.1.1. и 2.1.2. подсоединены к шинам адреса 39 и данных 40 центрального процессорного элемента 30.

В режиме Запись одновременно с установкой информации на шинах 39 и 40 в блоки 2.1.2. и 2.1.1. посылается сигнал "Запрос на передачу, который формируется одним из триггеров регистра °

34. Этот сигнал поступает на вход регистра 11 каждого блока, Процессорный модуль переходит в режим ожидания. Никаких операций в процессорном элементе

30 не производится. После того, как в одном из тактов работы устройства информация из процессорного элемента 30 принята во вторые приемные регистры

13 блоков 2.1.1, и 2.1.2., на вход 38 блока 32 из блоков 2.1.1. и 2.1.2. поступает сигнал "Запрос" удовлетворен.

По этому сигналу модуль 3.1 выходит. из режима ожидания и продолжает свою работу. В частности, он может перейти в режим ожидания ответа. В этом режиме также контролируется состояние входа

38 блока 32.

Сигнал Принять" поступает на вход

38 блока 32, если в прияятой во вторые переданмцие регистры 14 блоков 2.1.1. и 2.1.2. информации есть признак Ответ." Модуль 3.1 выходит из режима ожидания и принимает содержимое вчорых передающих регистров 14 блоков

2.1.1. и 2.1.2. на внутренние регистра процессорного элемента 30.

Сигнал Принять" поступает на вход блока 33, если в принятой во вторые передакщие регистры 14 блоков 2.1.1. и 2.1.2. информации нет признака Ответ .

Блок 32 вырабатывает сигнал Прерывание, который поступает на вход

41 блока 33. Vog прерывания поступает на вход 42 процессорного эл мента 30.

По сигналу Прерывание" модуль 3.1 . переходит на выполнение программы обработки прерывания. Закончив обработку прерывания, модуль 3.1 продолжает работу, начиная с последней команды, выполнение которой было прервано.

Посланная модулем 3.1 информация поступает в блоки 2.2.1. и 2.2.2.

94 ) 11 9246 (2.4.1. и 2.4.2.), к которым подключены модуль 3.2 (3.4) оперативной памяти.

Блоки 2.2.1. и 2.2.2. вырабатывают сигнал Принять", по которому запускается схема 43 тактирования модуля 3.2 оперативной памяти, формирующая временную диаграмму работы матрицы 44 памяти °

Режим работы памяти задается признаком "Чт "/ "Зп", который поступает из вторых передающих регистров 14 блоков

2.2.1. и 2.2.2. в схему 43.

В режиме "Чтение схема тактирования вырабатывает сигнал разрешения выборки, по которому адрес ячейки памяти 15 загружается из вторых передающих регистров 14 блоков 2.2,1. и 2.2.2. в матрицу памяти. Через некоторый промежуток времени на выходе матрицы 44 памяти поя1 ляется считанная информация. 20

Схема 43 вырабатывает сигнал "Запрос на передачу", который поступает на вход регистров 11 блоков 2. В одном из тактов работы устройства связи адрес получателя и информация принимаются во 25 вторые приемные регистры 13 блоков 2 и одновременно вырабатывается сигнал

Запрос удовлетворен", который поступает в схему 43. По этому сигналу схема

43 снимает на выходе 45 сигнал разре- 36 щения выборки и через опр деленный промежуток времени вырабатывает сиг нал " Принято", который поступает в блоки 2.2.1. и 2.2.2.

В режиме "Запись" адрес ячейки памяти и информация поступают из вторых передакацих регистров 14 блоков 2.2.1. и 2.2.2. на вход матрицы 44 памяти.

По сигналу "Принять схема 43 тактирования вырабатывает сигнал разрешения 4О выборки на выходе 45, по которому адрес ячейки памяти принимается в матрицу памяти, и сигнал на выходе 46, по которому информация записывается в матрицу 44 памяти. Сигнал разрешения выборки снима- 45 ется и на выходе схемы 43 тактирования формируется сигнал "Принято", который поступает на входы регистров 11 блоков

2.2.1. и 2.2.2.

Таким образом, предлагаемое устройство позволяет расширять адресное пространство системы путем наращивания числа блоков сопряжения в каналах обмена устройства,.что позволяет повысить совокупную способность и расширить область применения устройства.

Формула изобретения

Устро.йство связи для вычислительной системы, содержащее генератор тактовых импульсов и М каналов обмена, каждый из которых содержит первый блок сопряжения, включающий первые передающий регистр и приемный регистр, управляющий вход которого соединен с первым управлякицим входом регистра состояний, подключенного двусторонней связью к узлу коммутации управляющих сигналов, первый выход которого соединен с управлякщим входом второго передающего регистра, регистр адреса, выход которого соединен с первым входом узла сравнения и первым информационным входом второго приемного регистра, причем второй информационный вход второго приемного регистра и управляющий вход первого приемного регистра первого блока сопряжения i -го канала обмена (i =1,М) соединены соответственно с 1 — м информационным входом устройства и выходом генератора тактовых импульсов, о т л ич а ю щ е е с я тем, что, с целью повышения пропускной способности устройства, в каждый его канал обмена введены М-1 блоков сопряжения, а каждый блок сопряжения дополнительно содержит узел дешифрации состояния, элемент задержки и мультиплексор, причем в каждом блоке сопряжения выход первого приемного регистра соединен с информационными входами первого и второго передающих регистров и вторым входом узла сравнения, первый и второй информационные входы и управляющий вход мультиплексора соединены соответственно с выходами первого передак

mего регистра, второго приемного регистра и вторым выходом узла коммутации управляющих сигналов, входом подключенного к выходу узла дешифрации состояния, управляющий вход первого приемного регистра подключен через элемент задержки к управляющему входу первого передакщего регистра и второму управляющему входу регистра состояний, выход которого соединен с управлякп им входцу второго приемного регистра, информационный вход первого приемного регистра j -го блока сопряжения (j =1,N) i -ro канала о6мена, кроме первого, соединен с выходом мультиплексора j -го блока сопряжения

1 -1-го канала обмена, информационный вход первого приемного регистра 1 -го блока сопряжения первого капала обмена соединен с выходом мультиплексора j -го блока сопряжения М-го канала обмена, второй информационный выход второго передакщего регистра и вход второго ,приемного регистра -ro блока сопряжения 1 -го канала обмена соединены

13 924694 14 соответственно с 1 -ми информационными 1 -му входу узла дешифрации состояния входом и выходом устройства, первый и к-го блока сопряжения (К =1,N) i -го третий управляюшие входы и. выход ре- канала обмена. гистра состояний и первый выход узла коммутации управля нацих сигналов -го Источники информации, блока сопряжения 1 -го канала обмена принятые во внимание при экспертизе подключены соответственно к выходу ге- 1. Авторское свидетелк:тво СССР по

Э нератора тактовых импульсов, входу и заявке N 2765316/18-24, первому и второму выходам i -й группы кл. Q 06 F 3/04, 1979. управляюших входов и выходов устройства,i0 2. Авторское свидетельство CCCF no выход узла сравнения j -го блока сопри- заявке ¹ 2907230/18-24, жения j -го канала обмена подключен к кл. Q 06 F 3/04, 08,04.80 (прототип).