Устройство для микропрограммного управления

Устройство для микропрограммного управления

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

< 1, 924708 (61) Дополнительное к авт. свид-ву (22) Заявлено 23,0680 (21) 2945071/1.8-24

151} М. Кд.з с присоединением заявки №

G F 9/22

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 300482.Бюллетень ¹16 (33 } УДК 681. 32 5 (088.8) Дата опубликования описания 30 ° 04 ° 82

3

В.A.Ïëåøêîâ,È.Ì.Kopoëåâ,A ° Â.Êóäðÿâö â,С.Н.Никулия и В.И.Балабай (72) Авторы изобретения

1 (71) Заявитель (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО.УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано в ЦВМ с микропрограммным уп- . равлением.

Известно микропрограммное устрой« ство управления, содержащее генератор тактовых импульсов, элемент И, блок памяти, регистр адреса, дешиф-, ратор адреса, дешифраторы кода операции, элементы И и триггер t13.

Недостатком данного устройства является невозможность управления количеством тактов синхронизаций в зависимости от величины микрооперации.

Наиболее близким по технической .сущности и достигаемому результату .: к предлагаемому является микропрог- раммное устройство управления, содержащее группу дешифраторов, блок памяти, регистр адреса, регистр микрокоманд, блок микропрограммного управления, группу шифраторов, группу счетчиков, генератор тактовых импульсов, группу триггеров; элемент И и элемент задержки (23 .

Недостатком известного устройст» ва является . большой объем однОтипного оборудования.

Цель изобретения — сокращение

:объема оборудования.

Поставленная цель достигается тем, что - в устройство микропрограммного управления, содержащее регистр адреса, блок памяти, регистр микрокоманд, блок дешйфраторов, элемент"

И, счетчик, генератор импульсов, rpynпу триггеров и элемент задержки, причем выход элемента И соединен с тактовым входом регистра адреса, выход которого соединен с адресным входом блока памяти, выход которого соединен с входом регистра микрокоманд, выход которого соединен с входом блока дешифраторов, группа выходов которого является группой информационных выходов. Устройства, выходы .триггеров группы соединены с соответствующими входами элемента И, выход элемента И через элемент задержки соединен с входом сброса счетчика, тактовый вход которого соединен с выходом генератора импульсов и с тактовым выходом устройства, введены дешифратор и блок элементов ЙЛИ, причем группа выходов счетчика соединена с группой входов дешифратора, каждый выход которого соединен с нулевым входом одноименного триггера группы, единичный вход которого соединен с1одноименным выходом группы выходов блока элемен924708 тов ИЛИ, группа входов блока элементов ИЛИ соединена с группой выходон блока дешифраторов.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит блок 1 дешиф-- 5 раторон, счетчик 2 генератор 3 импульсов, дешифратор 4, блок 5 элементов ИЛИ, группу триггеров б, элемент И 7, элемент 8 задержки, группу информационных выходов 9 устрой- 10 стна, тактовый выход 10 устройства, регистр 11 адреса, блок 12 памяти, регистр 13 микрокоманд.

Устройство работает следующим образом. 15

В момент включения устройство устанавливается в исходное положение. При этом в регистр 11 адреса э @носится код первой микрокоманды, а триггеры 6 сбрасываются в нулевое состояние (цепи начальной установки на чертеже не показаны). В результате на выходе элемента И 7 появляется сигнал, поступающий на вход элемента 8 задержки и на тактовый вход регистра 11 адреса. По этому сигналу в соответствии с установленным в регистре 11 адресом из блока 12 памяти в регистр 13 микрокоманды считываются коды микроопераций, входящих в состав выполняемой (первой) микро- З0 команды, а код состояния регистра

11 адреса увеличивается на единицу.

Спустя некоторое время на выходах 9 устройства образовывается определенная (соответствующая выполняемой 35 микрокоманде) комбинация импульсных сигналов управления. Одновременно сигналом с выхода элемента 8 задержки будет обнулен счетчик 2, после чего сразу же начнется его заполне-Щ ние импульсами от генератора 3. Это достигается тем, что счетчик 2 содержит дифференцирующую схему в цепи сброса. Сигналы с выходов 9 устройства поступают также на входы блоха 45

5, элементов ИЛИ 5, каждый из которых блока 5 объединяют группы выходов

9, соответствующие равным по длительности микрооперациям. Таким образом, общее число элементов ИЛИ блока 5 определяется количестном групп микроопераций в микропрограмме с различной длительностью. Этим же.определяется число задействованных.выходов дешифратора 4 и число триггеров 6 группы. В зависимости от конкретного состава микроопераций в Жцолняемой микрокоманде импульсы с выходов блока 1 дешифратора поступают на определенные входы блока 5 элементов ИЛИ, переводя соответствую-60 щие триггеры 6 н единичное состояние. По мере заполнения счетчика 2, емкость которого выбирается равной величине самой медленной из микроопераций (выраженной в числе так-, 65 тов генератора 3), на выходах дешифратора 4 поочередно появляются сигналы, возвращающие соответствующие триггеры 6 в нулевое состояние.

При этом номер выхода дешифратора 4, подключенного к нулевому входу триггера б группы, равен величине микроопераций, управляющих через блок

5 элементов ИЛИ его единичным входом. Таким образом, обнуление последнего из возбужденных триггеров G происходит в момент отрабдтки самой медленной из микроопераций, содержащихся в выполняемой микрокоманде. Поскольку все триггеры 6 находятся теперь в исходном(нулевом) состоянии на выходе элемента И 7 вновь йоявляется сигнал, который переключает устройство на выполнение очередной микрокоманды и через элемент 8 задержки обнуляет счетчик 2. Далее цикл работы устройства повторяется. После выполнения последней микрокоманды в регистре

11 адреса записывается код, по которому в блоке 1 дешифраторов формируется сигнал на отключение устройства.

Применение изобретения позволяет сократить объем оборудования.

Формула изобретения

Устройствомикропрограмь уого управления, содержащее регистр адреса, блок памяти, регистр микрокоманд, блок дешифраторов, элемент -И, счетчик, генератор импульсов, группу триггеров и элемент задержки, причем выход элемента И соединен с так° товым входом регистра адреса, выход которого соединен с адресным входом блока памяти, выход которого соединен с выходом регистра микрокоманд, выход которого соединен с входом блока дешифраторов, группа выходов которого является группой информационных выходов устройства, выходы триггеров группы соединены с соответствующими входами элемента И,выход элемента И через элемент задержки соединен с входом сброса счетчика, тактовый вход которого соединен с выходом генератора импульсов и с тактовым выходом устройства, о т л ич а ю щ е е с я тем, что, с целью сокращения объема оборудования, оно содержит дешифратор и блок элементов

ИЛИ, причем группа выходов счетчика соединена с группой нходов дешифратора, каждый выход которого соединен с нулевым входом одноименного триггера группы, единичный вход которого соединен с одноименным выходом группы выходов блока элементов ИЛИ, группа нходов блока элементов ИЛИ

924708

Составитель М.Кудряшев

Редактор В.Пилипенко ТехредЖ.Кастелевич Корректор.A.ÃÐèöåíêo

Заказ 2820/67 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 соединена с группой выходов блока дешифраторов.

Источники информации. принятые во внимание rlpH экспертизе

1. Авторское свидетельство СССР

Р 650077, кл. 0 06 Р 9/22 1979 °

2. Авторское свидетельство СССР по заявке Р 2855403/18-24, кл. G 06 F 9/22, 1979 (прототип) .