Запоминающее устройство с регенерацией информации

Запоминающее устройство с регенерацией информации

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социапистическик

Республик

О П И С А Н И Е 924757

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 30. 06. 80 (21) 2950433/18-24 (51)М. Кл.

G 11 С 29/00 с присоединением заявки №3ЬеудлрстеенеыП хемнтет ь

СССР ле делам наобретеннй н етерытий

{23) Приоритет (53) УДК681 ° 327 (088. 8) l

Опубликовано 30. 04. 82. Бюллетень № 16

Дата опубликования описания 30.04.82 А. И.Ткач,, 6. А, Клюев, В. П. Бородавка 1 . и И. Н. Раллев .Киевское. научно-производственное объединение ."Аналитприбор" (72) Авторы изобретения (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С РЕГЕНЕРАЦИЕЙ

ИНФОРМАЦИИ

Изобретение относится к запоминаю щит устройствам.

Известно запоминающее устройство с регенерацией информации, содержащее счетчик, блок полупостоянной памяти, подключенный к блоку управления и блоку коммутации напряжения питания.

В этом устройстве,- для формирования сигнала регенерации используется счетчик, максимальный результат сче" та которого соответствует максимальному интервалу времени хранения информации без разрушения (11.

Это устройство характеризуется большим количеством оборудования, необходимого для выдачи сигнала pere. I нерации.

Наиболее близким к предлагаемому является запоминающее устройство с регенерацией информации, содержащее блок полупостоянной памяти, блок формирования сигнала регенерации, который состоит из датчика контрольного сигнала и порогового элемента блок управления, блок коммутации напряжения питания и источник пита" ния L2j.

Однако в качестве датчика контрольного сигнала в этом устройстве используется контрольная ячейка памяти, аналогичная ячейкам, из которых сос" тоит блок полупостоянной памяти, Таким образом, в этом устройстве используется дополнительная ячейка памя1О ти, которая должна быть идентична по всем параметрам ячейкам памяти, из которых состоит блок полупостоянной памяти. Обращение к контрольной ячей. ке происходит чаще, чен к любой из г

lS ячеек блока полупостоянной памяти.

3а счет этого информация в контрольной ячейке должна разрушаться быстрее. Ilo мере разрушения информации в контрольной ячейке выдается сигнал регенерации. При этом состояние информации в ячейках самого блока полупостоянной памяти не контролируется. Это заведомо увеличивает

3 92 частоту циклов регенерации. Вместе с тем в случае более быстрого разрушения информации в какой-либо из. яче. ек блока полупостоянной памяти по сравнению с контрольной ячейкой может произойти потеря информации, что снижает надежность устройства.

Цель изобретения- повышение надежности и быстродействия устройства.

Поставленная цель достигается тем, что в запоминающее устройство с регенерацией информации, содержащее накопитель, группу поррговых. элементов, блок формирования сигнала регенерациж и блок управления. подключенный к накопителю и блоку формирования сигнала регенерации, введен блок анализа информации, входы которого соединены с входами пороговых элементов группы и подключены к выходам накопителя, а выходы блока анализа информации и. пороговых элементов группы соединены с входами блока формирования сигйала регенерации.

При этом блок анализа информации содержит и элементов ИЛИ и и влементов ИЛИ-НЕ (где и + m à m - число разрядов накопителя ), причем входы одноименных элементов ИЛИ и

ИЛИ-НЕ обьединены и являются входами

-блока, а выходы элементов ИЛИ и

ИЛИ-НЕ являются выходами блока.

Блок формирования сигнала регенерации содержит 2 и элементов И, элемент ИЛИ и триггер, причем входы элементов И являются одними из входов блока, выходы элементов И подключены к входам элемента ИЛИ, выход которого соединен с одним из входов триггера, другой вход и выход которого являются соответственно другим входом и выходом блока.

1

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит накопитель 1, например блок полупостоянной памяти, блок 2 анализа информации, группу

3 пороговых элементов, блок 4 формирования сигнала регенерации и блок

5 управления.

Блок 2 содержит логические элементы,например элементы ИЛИ б и элементы ИЛИ-НЕ 7. Количество и та" ких элементов определяется количеством контролируемых информационных разрядов .блока 1 полупостоянной па4757 мяти. Группу 3 составляют пороговые элементы ПЭ "0" 8 и ПЭ "1" .9,предназначенные для сравнения сигналов, поступающих с информационных выхо" дов блока: 1 с пороговыми напряжениями, которые соответствуют максимально допустимому уровню логического нуля (0,4 В) и минимально допустимому уровню логической единицы (2,4 В) . Количество пороговых элементов определяется количеством контролируемых информационных разрядов. Блок 4 содержит элементы

И 10, выходы которых соединены со входами элемента ИЛИ 11, и триггер 12.

Устройство работает следующим образом.

Таким образом, предлагаемое уст" . ройство осуществляет непосредствен= ный контроль информации, хранящейся в ячейках памяти блока 1 полупостоянной памяти, что повышает надежность хранения информации и позволяет осуществить регенерацию тех зон памяти, для которых это необходимо. Это значительно сокращает частоту циклов регенерации, особенно в тех случаях, когда обращение .к различным ячейкам памяти происходит неравномерно.

При пропадании питания опрос и контроль памяти не производится, однако информация в блоке 1 полупосто.

При считывании информации из бло20 ка 1 полупостоянной памяти элементы блока 2, воспринимая на входе сигналы с уровнем 2,4-5,25 В> расшифровывают их как сигналы логической единицы, а сигналы с уровнем не более

0,4  — как сигналы логического нуля. В группе 3 пороговых элементов происходит сравнение сигналов, поступающих с информационных выходов блока 1, с пороговыми напряжениями, Зо которые соответствуют минимально допустимому уровню логической единицы (2,4 В ) и максимально допустимому уровню логического нуля -0,4 В ) .

В блоке 4 при приближении уровня сигнала логической единицы к минимально допустимому (2,4 8 ) либо уровня логического нуля к (0,4 В ) формирует» ся сигнал регенерации. Контроль состояния информации осуществляется в каждом цикле считывания, что достигается с помощью управляющего сигнала, поступающего с выхода блока

5 на вход блока 4.

5 92 янной памяти не теряется, .так как он выполнен, например, на ИНОП-транзисторах.

Формула изобретения

1. Запоминающее устройство с pere" нерацией информации, содержащее накопитель, группу пороговых элементов, блок формирования сигнала регенерации и блок управления, подключенный к накопителю и блоку форми рования сигнала регенерации, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности и быстродействия устройства, -оно содержит блок анализа информации, входы ко- . торого соединены с входами пороговых. элементов группы и подключены к выходам накопителя а выходы блока анализа информацйи и пороговых элементов группы соединены с входами блока формирования сигнала регенерации.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок анализа информации содержит rl элемейтов

4757 6

ИЛИ и и элементов ИЛИ-НЕ (где пав,а в - число разрядов накопителя), причем входы .одноименных элемейтов

ИЛИ и ИЛИ-НЕ объединены и являются

% входами блока, а выходы элементов

ИЛИ и ИЛИ-НЕ являются выходами бло" ка.

3. Устройство по и. 1.. о т л и ч а ю щ е е с я тем, что блок формирования сигнала регенерации содер- жит 2 n элементов И, элемент ИЛИ и триггер, причем входы элементов И являются одними иэ входов блока, вы-. ходы элементов И подключены к вхо-!

> дам элемента ИЛИ, выход которого соединен с одним из входов триггера, другой вход и выход которого являются соответственно другим входом и выходом блока.

Источники, информации, принятые во внимание при экспертизе

1. Патент США N 3737879, кл. 340-173, опублик. 1973., 2. Авторское свидетельство СССР

N 580587, кл. G ll С 29/00, 1977 (прототип ).

924757

Составитель В. Рудаков

Техред М.Гергель Корректор Н. Швыдка

Редактор Ю. Середа

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 2826/69 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5