Формирователь задержанных импульсов

Иллюстрации

Показать все

Реферат

 

O ll H C A H H E (ii)924839

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 31.10.80 (2l ) 2999070/18-21 с присоединением заявки № (23) П риоритет

Опубликовано 30.04.82. Бюллетень № 16

Дата опубликования описания 01.05.82 (53)M. Кл.

Н 03 К 5/13

Н 03 К 23/00

Н03 К 5/01

Гоаудорстеенный комитет

СССР до делам изобретений н открытий (53) УДК 621. . 374.5 (088. 8) (72) Авторы изобретения

B. И. Левинский и В. А. Чистяков

««««»»««- «« (71) Заявитель (54) ФОРМИРОВАТЕЛЬ ЗАДЕРЖАННЫХ ИМПУЛЬСОВ

Изобретение относится к импульсной технике и может быть использовано в различных устройствах цифровой вычислительной техники в качестве устройства задержки импульсов.

Известно устройство для задержки импульсов, содержащее тактовый генератор с подключенными к нему своими первыми входами вентилями, инвертор и счетный триггер, реверсивный счетчик, многовходовый вентиль, выходы которого соединены с суммирующим и вычитающим входа.ми реверсивного счетчика, выходы последнего подключены ко входам многонходового вентиля, выход которого соединен с установочным входом счетного триггера, другой вход первого вентиля параллельно подключен к входной клемме и через инвертор к управлякецим входам счетного триггера, неинвертирующий выход которо- О го соединен с вторым входом другого вентиля t3 g

Однако данное устройство имеет не-достаточную надежность пря работе с входными сигналами имею1цими различ ную длительность, и это ограничивает его применение.

Наиболее близким к предлагаемому является делитель частоты с любым целочисленным коэффициентом деления, содержащий два вентиля и инвертор; входы которых подключены к входной шине, выход первого вентиля соединен со счетным, входом двоичного счетчика, выход второго вентиля — с его шиной сброса, выходы триггеров которого, соответствующие заданному коэффициенту деления, подключены ко входам дешифратора, и триггер управления, выходы последнего соединены с управлятощими входами вентилей, дополнительный дешифратор, входы которого соединены с нулетыми выходами триггеров двоичного счетчика, выход инвертора подключен к входам дешифраторов, ее тходы этих дешифраторов соединены с входами триггера управления 21 .

Однако известный делитель частоты не может работать как устройство задержки.

9 4 ного выхода триггера 5 (фиг. 2 g ) возврашает входной RS-триггер 1 в исходное состояние (фиг. 2 Ь), при этом состояние выхода элемента 2 совпадения не изменяется (фиг. 2 .). Входной сигнал (фиг. 2 6) заканчивается, а в это время в двоичном счетчике 3 фиксируется пятое состояние. Окончание входного сигнала не оказывает действие на состояние элементов устройства. Двоичный счетчик 3 продолжает дальнейший пересчет имлульсов до седьмого состояния, по которому на седьмом выходе дешифратора 4 (фиг. 2 8 ) формируется низкий уровень, который по R -входу устанавливает выходной триггер 5 в исходное состояние, формируя тем самым на выходных шинах 8 и 9 (фиг. 2 Ъ) задний фронт выходных импульсов. Высокие уровни инверсных выходного и входного триггеров 5 и 1 проходят через элемент

2 совпадения, низким уровнем (фиг. 2 .) возврашают двоичный счетчик 3 в исходное состояние (фиг. 2 8 )), по которому седьмой выход дешифратора возвращается в исходное состояние. На этом процесс заканчивается, дальнейший приход входного очередного сигнала повторяет процесс работы.

3 92483

Бель изобретения — расширение функциональных возможностей устройства.

Для достижения указанной цели в устройство, содержащее двоичный счетчик, соединенный выходами со входами дешифратора, два выхода которого подключены к входам выходного триггера, инверсный выход которого. через элемент совпадения соединен с установочным входом двоичного счетчика, введен входной RS -триггер10 у которого S --вход объединен с инверсным выходом и с вторым входом элемента совпадения, R -вход подключен к инверсному выходу выходного триггера, а счетный вход соединен с входной шиной. 15

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 и 3 временные диаграммы работы устройства.

Формирователь задержанных импуль- щ сов содержит входной R5 -триггер 1, элемент 2 совпадения, двоичный счетчик

3, дешифратор 4, выходной триггер 5, входные шины 6 и 7 и выходные шины

8 и 9. 25

Устройство работает следующим образом.

В исходном состоянии на входных шинах 6 и 7, на выходах элемента 2 совпадения, двоичного счетчика 3 и прямом выходе выходного триггера 5 (выходная шина 8) низкие уровни, а высокие уровни на инверсном выходе входного Ж— триггера 1, выходах дешифратора 4 и инверсном выходе выходного триггера 5 (выходная шина 9).

C. приходом входного асинхронного сигнала по шине 7 (фиг. 2б) срабатывает входной триггер 1 (фиг. 2 5) в ре40 зультате чего на выходе элемента 2 совпадения (фиг. 2 ь) появляется высокий уровень, который разрешает двоичному счетчику 3 производить пересчет импульсов тактовой частоты, поступающих по шине 6 (фиг. 2g) . .Двоичный счетчик 3

45 просчитывает импульсы (фиг. 2 д), каждое состояние которого дешифрируется дешифратором 4 (фиг. 2 e). Пусть, например, второй выход дешифратора 4 подключен к -входу выходного триггера, а седьмой — к R -входу. Следовательно, на выходных шинах 8 и 9 (фиг. 2 к, ) появляется передний фронт выходного импульса только после появления низкого уровня на втором выходе дешифратора 4 (фиг. 2 0 ), по которому выходной триггер 5 изменяет свое состояние. Низкий уровень инверсУстройство может работать как и делитель частоты следования импульсов, Работа происходит следуюшим образом.

В исходном положении состояние на шинах и выходах элементов устройства аналогичное исходному, описанному ранее. Импульсы тактовой частоты начинают поступать на шины 6 и 7 (фиг. Зс ).

По переднему фронту первого тактового импульса входной R5 -триггер 1 устанавливает на инверсном выходе низкий уровень (фиг. 3 Б ), который перекрывает элемент 2 совпадения (фиг. 3 Ь ) и разрешает пересчитывать двоичному счетчику 3 импульсы тактовой частоты (фиг. 2 Ъ). Низкий уровень инверсного выхода входного R5 -триггера 1 удерживает триггер по 5 -входу в этом установившемся состоянии и поступаюшие последующие импульсы тактовой частоты по шине 7 не оказывают воздействия на входной триггер 1. Дешифратор 4 начинает дешифрировать состояние двоичного счетчика 3 (фиг. 3 д ) и по низкому уровню соответствующего, например, второго выхода дешифратора 4 выходной триггер 5 формирует на выходных шинах

8 и б передний фронт выходных импульсов (фиг. 3 E,Ж ). Низкий уровень гн5 924 версного выхода выходного триггера 5

|возвращает входной Я5григгер 1 в ис» ходное состояние (фиг. 3 Б) и будет удерживать его по R -входу в этом состоянии до конца действия выходного .импульса (фиг. 3 0 ) . .Дальнейшая работа устройства по отработке длительности и заднего фронта выходного импульса аналоги ma иышеописанной.

Следовательно, время появления вы- 10 ходкого импульса определяется подсоединением S -входа триггера 5 к соответствующему выходу дешифратора 4, а длительность выходного импульса - расстоянием подключения и R -входов тригге- ls ра 5 к выходам дешифратора 4. Поэтому, переключая S и R -входы триггера 5, можно регулировать как задержку выходных импульсов, так и длительность в пределах выходов дешифратора. 20

Таким образом, в предлагаемом устройстве по сравнению с прототипом обеспечена работа устройства как в качестве устройства задержки, так и в качестве делителя частоты, за счет введе- 25 кия в него входного триггера, что расширило функциональные возможности устройства.

6. изобр ет ения

839

Формула

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 687596, кл. Н 03 К 5/13, Н 03 К 17/28, 25.04.78.

2. Авторское свидетельство СССР

N. 662244337711, кл. Н 03 К 23/00, 06. 1 2.76 (прототип) .

Формирователь задержанных импульсов, содержащий двоичный счетчик, соединенный выходами с входами дешифратора, два выхода которого подключены к вхо дам выходного триггера, а инверсный выход которого через элемент совпадения соединен с установочным входом двоичного счетчика, отличающийся тем, что,.с целью расширения функциональных возможностей устройства, в него введен входной QS -триггер, у которого

S -вход объединен с инверсным выходом и с вторым входом элемента совпадения, -вход подключен к инверсному выходу выходного триггера, а счетный вход сое . динеи с входной шиной.

Фиг.1

924839 ! !

Ю 2 г 3

Составитель И, Радько

Редактор М. Янович Техред М. Надь Корректор Е. Рошко

Заказ 2836/73 Тираж 954 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., tt. 4/5

Филиал ППП Патент", r. Ужгород, ул, Проектная, 4