Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социалистическии

Реслублик

О И Н И Е ()924852

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. саид-ву (22) Заявлено 24.06.80 (21) 2943753/18-2 1 (5 t)м. Кл.

Н 03 К 13/17 с присоединением заявки №

ГооударотваниыМ комитат

СССР (23} Приоритет по делам изооретений и открытий

Опубликовано 30.04,82. Бюллетень № 16 (53) УДК681.325 (088.8) Дата опубликования описания 03.05.82 (72) Автор изобретения

В. Э. Балтрашевич (Ленинграцский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (71) Заявитель (54} АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к аналогоцифровым преобразователям и может быть использовано в области связи, вычислительной и измерительной техники, а также в автоматизированных системах управления технологическими процессами и в системах автоматизации научных исследований.

Известно устройство аналого-.цифрового преобразования, в котором сокраша10 ется время испытаний за счет предвари- . тельного нахождения поддиапазона возможных изменений сигнала,11 .

Однако из-за того, что внутри найденного поддиапазона преобразование осуше15 ствляется классическим аналого-цифровым преобразователем счета единичных прирашений, погрешность преобразования рассматриваемого устройства велика.

Известен аналого-цифровой преобразователь счета единичных прирашений, содержаший блок сравнения, цифро-аналоговый преобразова тель, генера тор импульсов, триггер, элемент И, счетчик, блок управления и связи между ними (2) .

Его недостатком является большая погрешность преобразования.

Цель изобретения — уменьшение погрешности преобразования за счет повышения вероятности правильного ответа.

Поставленная цель достигается тем, что в аналого-ш1фровой преобразователь содержаший блок сравнения, первый вход которого соединен с выходом датчика входного сигнала, а второй вход соединен с выходом цифроаналогового преобразователя, единичный вход первого триггера соединен с шиной Запуск, единичный выход первого триггера соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход соединен со счетным входом реверсивного счетчика, выходы которого соединены со входами цифроаналогового преобразователя, введены второй, третий и четвертый триггеры, элемент задержки, логи3 (> . : >1 чсский спок> второй II третий элемснть! И. регистр, первая и вторая группа элсмен= тов И, причем выходы разрядов реверсив:- ного счетчика соединены с соответсть3утошими первыми входами элементов И первой группы, выход блока сравнения со= единен с первым входом второго триггера и с первым и вторым входами логическо-го блока, второй вход которого соединен с выходом элемента задержки, а единич-= ный выход соединен с третьим и четвертым входами логического блока, при этом выход элемента задержки соединен с вы=. ходом первого элемента И, с пятым и шестым входами логического блока и с первыми входами второго и третьего элементов И, а седьмой вход логического блока соединен с единичным выходом третьего триггера, с вычитаюшим всходом реверсивного счетчика и со вторым входом третьего элемента И, восьмой вход лог!и!еского блока соединен с нулсвым входом третьего триггера, с суммиру!Ошим входом реверсивного счетчика и со вторым входом второго элемента И, нулевой выход триггера младшего разряда и единичные выходы триггеров ос-тальных разрядов реверсивного счетчтп:а соединены с гсоответствуюшими входами второго элемента И, выход которого соединен с единичным входом третьего тр!(ггера, при этом единичный выход тр!гггера младшего разряда и пулевые выходы остальных разрядов реверсив»ого счетчике соединены с соответствую--! (!>!мп BxoqaMH Tpe TBåò О эт!смет!Та И, вы-.ход которого соедине» с нулевыми вхо-. ,ДС!МИ ПЕРВОГО И ТРЕТЬЕI"0 ТРИГГСРО!3, ПРП -Iем выход лОГическОГО блока ссеттипe» со вторыми входами элементов т(первой группы и с еднт(пчным входо(" >!етвертог= трттггсра, пулевой вход которогo соединен с шиной Съем кода и с ттервыми вы= ходами элементов И второй группы., вто=РЫЕ ВХОДЫ КОТОРЫХ СОЕДИНЕНЬт С ОД(»(!с(= ттыми >3ыходами соо тветс твуюших тртд 1-.-- =ров регистра, установочные входь; тр!(! герон регистра соединены с вы!хо>ч>.>.:!I» соответствутот!и!х элементов И (тсрвой!

ГРУППт=т, ЕД(ППТЧНЬП! ВЫХОД = etBOP TO (>

TpHI"1 epQ соединен с шиной !.>язве!!тсн! съема кода> выходы элем HToB И BToD(i(: группы соединены с шиной Выходпстй -.:. нупевой выход первого трштгеря соедит(" с тттиттой GRDB IBHHe »HjIUIB.

Ия чертеже представле1!а ф>ут(!(!ьио!>г!л тая "хема аналого-пт!фров от". (треобра -:;ва те ля, 6>02 4

>!"-в (лягяе>(ый прсобразОватель (:oijepжит блок 1 сравнения, цифроаналоговый преобраз(зватель 2, первый тркггер 6, первый элемент И 4, генератор импу!тьСО!3 5, реверсквный счетчик 6, элементы

И 7 первой группы, второй триггер Н, логический блок 9, элемент 10 задержки, второй 11 и третий 12 элемент И, трегий 13 и четвертый триггеры, элементы

1(т И 15 втопой группы, триггеры регистра 16, шина выхода датчика входного сигнала 1 (, шина Запуск 18, шина Окончание цтпсла

19, шина Съем кода 20, шина Выходного кода 2 1, шина Разсешение съема кода 22.

Второй триггер 8 и элемент 10 запер>Оси служат для запоминания ответа блока 1 сравнения на предыд-лпс(.(такте.

П горок 1 1 и третий I? элементы И вьтявляIОт соотвстс твенно> M>BKcималт нос

Н> м>и(((!ма>пьнос значение кода 5 рсвсрсивном счет-!!п(с 6 с у»с;0M режима работы счетчтпса.

Сушпость предлагас..ore изобрстс»ия заключастсл B тОм, что аналого-цифровой преобразоватепь АЦП счета единичных прирал!ений при воздействии шумов рассматрттвается как бы состоя:ци» из двух частси: (с!сти> Осушсс TB:Iÿ 01»(й !Д(Iитивное»алoi(ei;i

Ъд (-ч">>>!!Рича т >й формы (неостхо>т!>(> »я pe (1111 хрО»изаiU!я получас гся за c" с-:т д(! .ОTBия >пу.. .0,» j! частп, соответст!Зу!с>ц!(I(ипеаль(... Ному >(!та»!30!3атсл!О> т, с, А>Л»спосрсдСТВЕ П(О! C C !1 . Ti> Ва»ИЯ. ((РИ ЭТО(>(С(Ли B реальпом АЦП непосредственного считы1

>-:

--:»»j H сратт! О»Не значения (3!(г(:-ала »ро (с сс.".Ит снповрсменно с нижней и срх>тсй . рат!Ицей Tеку(цегс ква»та, То 13»а;П-- -,.(C»(УЧ»Е ОЧСВ>1»но ЧТО С (3Р> (1>»11(. ПРСИсходi(T В ->OCËei>1(3(ieтЕЛЬ»т=.(С .>(>", -С.»тт I

»ГЕ >i»((а (>ДЕ j (tj (T> > TО (ljo>!λ

;-,.->!(>и в .;-;а»- О- ji -ртя.:х .-:,и >»>-(двиii(eIIHH СТ т»СНЧатОГО ОбраЗПОВОГО СКГ»апа вверх блок сравнения на 1 -Ом -.актс выдает сигнал (gyiIJoz ), a»a (> + 1) Ом такте блок сравнения выдает сигнал (({ ",с1, + 1); во-втоРых, сслк ПРи движении ступе»чатого образцового сигналя

B»IsG блок сравнения на. I -Ом такте Вы(>аст сщ нал (>> > {1 ) а ня (. + () Ом л CI1 такTO блок -равнения выдает с кгпял (:, -, ".,: + ()

>3 и!эедлаГВО(> Ом А!т!! ат!ализ попадя ния с-.нгна Ia в квант произв-дитсл . Лз:..0>1;ьт; логического блока 9, тп пал

:.-:" выходе которого может быт!:, за..та» в-:.-,!,: жением (-(гз, т:,> ( (9248 5-;

20 где - сигнал or генера-.ора 5 им-„:-льсов;

5 — значение сигнала с блока 1

1 сравнения на 1 -ом такте, причем ь;=1, если Vo )М, 5

S. - значение сигнала с блока срав11 нения на (i - 1) -ом так те, хранящееся на втором триггере 8;

8 — признак направления изменения 10 образцового сигнала, причем

N = 1 при единичном состоянии третьего триггера 13 (pe»aw вычитания реверсивного счетчика 6). t5

Время испытаний выбирают кратным времени одного периода ступенчатого образцового сигнала, т. е. времени прохода ступенчатого образцового сигнала от одной границы диапазона до другой и обратно.

Устройство работает следующим образом.

Сигнал начальной установки (не показан) устанавливает первый 3, третий 25

13 и четвертый 14 триггеры в нулевое состояние, тем самым реверсивный счетчик 6 переводится в режим слежения, в реверсивный счетчик 6 записывается код О... О, а второй триггер 8 уста- 50 навливается в состояние, соответствую цее ответу блока сравнения U> ) Ìo.

По сигналу Запуск первый триггер 3 устанавливается в 3>, тем самым разрешая прохождение импульсов от генерато. ра 5 импульсов через первый элемент

И 4, в результате чего происходит увеличение содержимого реверсивного счетчика 6. После того, как код в реверсивном счетчике достигнет максимальной ве» личины, на выходе второго элемента И ll появляется сигнал, переводящий третий триггер 13 в единичное состояние, тем самым изменяется режим работы реверсивного счетчика и код в нем начинает уменьшаться до минимального значения, после чего по сигналу с третьего элемента

И 12 триггеры 3 и 13 устанавливаются в О, тем самым меняется режим работы реверсивного счетчика 6 и выдается сигнал Окончание цикла. Кроме того, во время измечения образцового сигнала от минимального значения до максимального и обратно, при появлений сигнала на выходе логического блока 9, т. е. при

55 попадании сигнала в квант, осу-шествляется переписывание кода с реверсивного счетчика 6 в регистр 16 с одновременной установкой в 1 четвертого тригге2 6 рч; 4 По сигналу Разрешение снятия кода устройство приема кода (на чертеже не показано; в качестве устройства приема кода может быть использована, например, мини-ЭВМ или микроЗВМ) выдает сигнал Съем кода и принимает с выхода второй группы элементов И 15 значение числового эквивалента. По сигналу Окончание цикла устройство приема кода может проводить усреднение полученных кодов. Если число полученных кодов недостаточно для получения требуемой точности, то производится следующий запуск ALKI.

Проведение моделирования предлагаемого аналого-цифрового преобразователя при воздействии нормального шума показало высокую точность оценок значений сигнала, получаемую за счет компенсапии величинЫ смещения математического ожидания относительно самого сигнала и за счет использования потенциальных возможностей ALKI счета единичных приращений к выравниванию характеристик шумов, действу-ющих в процессе преобразования. Благодаря тому, что появляется возможность получения отсчетов не столько на границах действия шума, но и вблизи самого значения сигнала, уменьшается погрешность оценки значения сит нала и сокращается время испытаний по сравнению со случаем использования прототипа.

Формула изобретения

Аналого-шаровой преобразователь, содержащий блок сравнения, первый вход которого соединен с выходом датчика входного сигнала, а второй вход соединен с выходом цифроаналогового преобразователя, единичный вход первого трит

repa соединен с шиной Запуск, единичный выход первого триггера соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход соединен со счетным входом реверсивного счетчтжа, выходы которого соединены с входами цифроаналогового преобразователя, о т л и ч а ю ш и и с я тем, что, с целью уменьшения погрешности преобразования за счет повышения вероятности правильного ответа, введены второй, третий и четвертый триггеры, элемент задержки, логический блок, второй и третий элементы И, регистр; первая и вторая группы элементов И, причем вы() r$g(Г ) ;»аз» .; дон pp» rес» иапо О r"чг r qr а

L соединены с с 00 тВе 7 i 7 вуютлт1ми первыми входами элементов И пегвой группы, Выход блока сравнения соединен с первым Входом Второго триггера и с первым и вторым входами логического блока, второй вход которого соединен с выходом элемента задержки, е единичный выход соединен с тре7ьим и четвертым входами логического блока, при этом

ВХОД ЭЛЕМЕНта ЗаДЕРжКИ СОЕДИНЕН С ВЫ»ходом первого элемента И, с пятым и шестым входами логического блока и с первыми входами второго и третьего элементов И, е седьмой вход логического блока соединен с единичным wrxvдом третьего триггера, с вычитеющпм входом реверсивного счетчика lr с вторым входом третьего элементе И, Восьсой вход соединен с нулевым входом третьего триггера, с суммирук7щим входом реверсивного счетчика и с вторым входом второго элемента И, нулевой выход тригт.ера младшего разряда и единичные выходы триггеров остальных разрядов реверсивного счетчика соединень| с соответствуюшими входами второго элемента И, выход которого соединен с единичным входом третьего тригrep&, при этом единичный выход триггера младшего разряде и rv,левые выходы трт1ггеров Остальных разрядов реверсив

Р ного счетчика соединены с ОDÎTBp7 7вуюшими входами третьего элемента И, выход которого соединен с нулевыми входами первого и третьего триггеров, причем выход логического блока соединен с вторыми входами элементов И первой группы и с единичным входом четвертого триггера, нулевой вход которого соединен = шиной Съем кода и с первыми. входами элементов И второй группы, вторые входы которых соединены с единичными выходами соответствуюших триггеров регистра, установочные входы триггеров регистра соединены с выходами соответствующих элементов И первой группы, единичный выход четвертого триггера соединен с шиной Разрешение съема кода, выходы элементов И второй группы соединены с шиной Г3ыходной код, нулевой выход первого триггера соединен с шиной Окончание цикле.

Источники ифнормеции, принятые во внимание при экспертизе

>. l. Гитис Э. И. Преобразователи информации для электронных цифровых вычислительных устройств. M., Энергия", 1970, рис. 7 -5, 2, Смолов В. Б. и др. Полупроводниковые кодируюшие и декодируюпьче преобразователи напряжений. Л., "Энергия", ч(67. с, )34,рис. 2 -4.

924852

Составитель Л. Беляева

Редактор М.. Янович Техред E. Харлтончнк Корректор Ю. Макаренко

Заказ 2837/74 Тираж 954 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушакая наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4