Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Оп ИКАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскмк

Соцмалмстмческмк

Республик

< >926712 (61у Дополнительное к авт. свив-ву (22)Заявлено 31 ..07. 78 (2! 12674456/18-24 с присоединением заявки РЙ (23) Приоритет (51)M. Кл.

G 11 С 11/00

3ЬеуАарстееааыН камктет

СССР не делам язебретеннк и еткрытяй

Опубликовано 07. 05. 82. Бюллетень Юв17 (53) УДК681.327 (088. 8) Дата опубликования описания 07.05.82 (72) Автор изобретения

А.А. Авдюхин

i

1

1Ленинградский ордена Ленина политехничес 4 и институт им. М.И. Калинина (71) Заявитель (54) ЗАПОИИНА ОЩЕЕ УСТРОЙСТВО

Изобретение относится к запоминабщим устройствам и может быть исI пользовано при построении специализированных вычислительных устройств, например, для управления технологическим оборудованием.

Известно запоминающее устройство, которое допускает изменение числа разрядов в слове и числа слов в накопителе. В этом устройстве возможно изменение структурной организации памяти в соответствии со спецификой применения путем переключения разъемов, соединенных печатным монтажом особой конфигурации, или путем изменения проводного монтажа.

Однако в известном устройстве, вопервых, невозможно использовать слова различной длины при решении одной задачи, во-вторых, перенастройка системы, связанная с измечением монтажа, требует значительного времени и, таким образом, уменьшает коэффициент готовности устройства.

Наиболее близким к предлагаемому ,является запоминающее устройство, содержащее накопитель, регистры адреса, коммутатор, регистр слова, блок управления коммутатором, шифраторы, 5 ключи считывания и записи, блок yriравления длиной слова и блок управления, причем входы накопителя подключены соответственно к выходам

t0 первого регистра адреса и первому выходу коммутатора, второй выход которого соединен с одним из входов регистра слова, выход второго регистра адреса подключен ко входу блока

15 управления коммутатором выходы которого соединены с управляющими входами коммутатора, выходы блока управления длиной слова подключены ко входам шифраторов, выходы которых соединены соответственно с другими входами регистра слова и одними из .входов ключей считывания и записи, другие входы которых соединены соответственно с выходами регистра слова и число926712 4

3 выми шинами, а выходы - соответственно с числовыми шинами и вторым входом коммутатора, выходы ключей записи соединены с одними из входов ключей считывания. 5

Указанное устройство позволяет работать со словами переменной длины, кратной длине слога. Регистр, слова имеет разрядность, равную максимальной длине слова. При обращении к уст" 10 ройству по адресу, состоящему из адреса ячейки накопителя и адреса слога, производится выборка содержимого .ячейки накопителя, хранящей выбираемый набор слогов, и коммутация этих слогов с выхода накопителя на входы регистра слова со сдвигом на необходимое число разрядов в соответствии с адресом слога с целью расположения считываемых слогов в нужных . разрядах выходного регистра. При записи (регенерации).производится обратная коммутация. Блок управления длиной слова совместно с ключами обеспечивает блокирование считывания д и записи тех слогов, которые находятся за пределами используемого в данный момент формата. д известном устройстве информация о формате или длине слова, которое в данный момент щ считывается из накопителя (записывается в накопитель) содержится в команде, например, в виде кода длины слова, помещенного в специально отведенные для этого разряды, и поступает в блок управления длиной слова непосредственно из накопителя при считывании команды 32 ).

Необходимость выделения в команде разрядов для указания длины операнда (или иного вида информации, хранимой в накопителе) приводит к усложнению и удорожанию аппаратуры разрядной системы накопителя, что является недостатком известного устройст45 ва.

Цель изобретения - упрощение устройства.

Поставленная цель достигается тем, что выходы первого регистра адреса подключены ко входам блока управле50 ния длиной слова, выходы которого соединены со входами блока управления.

При этом накопитель содержит блок запоминающих элементов и m-ступенча55 тый дешифратор адреса, входы которого подключены ко входам накопителя, выходы - ко входам блока запоминающих элементов, а выходы (m-1)-ik ступени m-ступенчатого дешифратора адреса соединены со входами блока управления длиной слова.

На фиг. 1 изображена блок-схема предлагаемого устройства, на фиг. 2пример реализации блока управления длиной слова с использованием в накопителе m-ступенчатого дешифратора.

Устройство(фиг. 1) содержит первый регистр 1 адреса, накопитель 2, второй регистр 3 адреса, служащий для хранения кода слога, блок 4 управления коммутатором, коммутатор 5, состоящий из первой 6 и второй 7, групп элементов И, регистр 8 слова, подключенный .выходом к блоку 9, который включает ключи 10 считывания, ключи 11 записи и шифраторы 12 и 13, блок l4 управления длиной слова, блок

1 управления, шифратор 16, числовые шины 17. Блок 14 имеет выходы 18.

Синхронизирующие входы шифраторов l2, 13 и 16 подключены соответственно к управляющим шинам 19-21. При этом выходы регистра 1 адреса подключены ко входом блока 14, выходы 18 которого соединены со входами блока 15.

Блок 14 (фиг.2) содержит регистр

22, дешифратор 23, элементы ИЛИ 24, элементы И 25, элементы HE 26, элемент И 27. Выходы регистра 22 подключены ко входам дешифратора 23, выходы которого подключены к первым входам элементов ИЛИ 24. Каждый выход дешифратора 23 соответствует номеру элементарной зоны, на которые разбит массив ячеек накопителя 2 и из которых составляются эоны ячеек для хра- . нения слов одинакового формата. Ко второму входу каждого элемента ИЛИ

24, соответствующего i-й элементарной зоне, подключен выход соседнего элемента ИЛИ 24, соответствующего (1+1)-й элементарной зоне. Выходы ! элементов ИЛИ 24 подключены также к первым входам элементов И 25, выходы которых объединены и подключены к первому входу элемента И 27. Накопитель 2 (фиг. 2) содержит дешифратор адреса, который состоит из старших ступеней 28 и младшей ступени 29 (всего m ступеней). Выходы старших ступеней подключены ко входам младшей ступени, а выходы последней - к адресным шинам блока 30 запоминающих элементов. Выходы старших ступеней

926712

23 подключены также ко вторым входам элементов И 25.

Описанная схема определяет верхнюю границу одной эоны памяти. Если в работе используются слова несколь- 5 ких форматов (более двух), то для каждого из них отводится соответствующая зона памяти и соответствующий комплект, состоящий из регистра 22, дешифратора 23, логических элементов

24, 25, 26 и 27. В этом случае объединенные выходы элементов И 25 через элементы НЕ 26 подключены ко входам элементов И 27, соответствующих зонам памяти с.меньшими значениями адресов. 15

Шина 31, соединенная с выходами элементов И 25 i-й зоны, подключена ко входам элементов НЕ 26 j-x зон, причем j (i. Выходы элементов И 25 зон с номерами k )j шинами 32 подклю- 20 чены к элементам НЕ 26 1-й эоны. Выход элемента И 27 подключен к единичному входу триггера 33.:(нулевому входу триггера 33 i-й зоны подключен

1выход элемента ИЛИ 34, ко входам ко1торого подключены шины 35, подключенные к выходам элементов И 27 остальных зон.lilMHB 36 с выхода элемен та И 27 i -й зоны подключена ко входам элементов ИЛИ 34 остальных зон. Зо

Прямые выходы триггеров 33 всех зон являются выходами 18 блока 14 управления длиной слова. Если при работе ЦВИ используются слова лишь двух форматов, достаточно одного комплекта, изображенного на фиг. 2, причем логические элементы 26, 27 и 34 могут отсутствовать, а на единичный вход триггера 33 подключается общий выход элементов И 25.

Устройство работает следующим образом.

При обращении к накопителю 2 адрес ячейки, в которой располагается выбираемое слово (или куда должно быть записано вводимое слово), из регистра 1 поступает в накопитель 2,а также в блок 14 управления длиной слова. Допустим, что накопитель 2 работает в двухтактном режиме (такими являются матричные накопители на магнитных сердечниках с прямоугольной петлей гистерезиса). В первом такте под действием управляющих сигналов блока 15 производится считыва55

we содержимого выбранной ячейки по адресу из регистра 1, а также коммутация содержимого выбранной ячейки с помощью коммутатора 5 согласно информации из регистра 3 с целью расположения слогов выбираемого слова в нужных, например младших, разрядах регистра 8. Блок 14 производит анализ значения адреса, поступающего из регистра 1, и определение номера эоны памяти, т.е. длины выбираемого слова. В результате возбуждается один из выходов 18 блока

14, соответствующий зоне памяти, хра" нящей слова данной длины. Этот сигнал поступает на вход блока 15, настраивая его на обработку слова данного формата, а также на входы шифраторов 12, 13 и 16 для формирования сигналов управления ключами 10 и 11 и элементами регистра 8. Во втором такте производится регенерация содержимого считанной ячейки по старому адресу, для чего слово из регистра 8 подвергается обратной коммутации с помощью коммутатора 5 и поступает в накопитель 2. Одновременно возбуждается шина 19 и под действием сигнала с выхода блока 14 с помощью шифратора 12 открывается та часть ключей 10, которая соответствует формату выводимого числа. Через откры" тые ключи 10 выводимое слово поступает на шины 17 с выходов регистра 8.

Если выполняется операция записи слова с шин 17 в накопитель 2, то в первом такте работы устройства кроме описанных выше действий. производится возбуждение шины 21,в результате чего под управлением сигнала с выхода блока 14 шифратор 16 формирует код, поступающий на блокирующие входы регистра 8. Это приводит к обнулению тех разрядов регистра 8, которые соответствуют- данному формату. Во втором такте операции записи производится возбуждение шины 20, шифратор

13 по действием сигнала с выхода блока 14 формирует код, поступающий на входы ключей 11. Это приводит к отпиранию тех ключей, которые соответствуют данному формату, и записываемое слово с шин 17 поступает на входы элементов И 7. С выходов регистра

8 также на входы элементов И 7 для регенерации поступает только информация, расположенная за пределами данного формата, так как разряды, находящиеся в пределах формата, обну. лены в первом такте работы устройства.

Рассмотрим подробнее работу блока

14, представленного на фиг. 2.Пусть

926712 8 при работе ЦВМ используются слова п форматов. П усть также весь массив ячеек накопителя разбит на М элементарных зон. Каждому из и форматов соответствует зона, состоящая из не- 5 скольких элементарных эон. Адрес верхней границы каждой зоны программным путем, например при вводе программы, заносится в регистр 22. Этот адрес определяет номер старшей элементарной зоны из входящих в данную зону слов одинакового формата. Дешифратор

23 имеет М выходов по числу элементарных зон. Появление сигнала на одном из выходов дешифратора 23 приводит к появлению сигнала на выходах всех элементов ИЛИ 24, имеющих номера j (i, где i — адрес границы данной зоны. На первых входах элементов

И 25 с номерами j < i также появляют- 2о ся сигналы, которые сохраняются до тех пор, пока не будет изменено разбиение накопителя 2 на зоны, т.е. пока не изменится содержимое регистров 22. При обращении к накопителю

2 в такт считывания появляется сигнал на одном иэ выходов старших ступеней 28 дешифратора адреса. Если адрес обращения не превосходит наибольшего адреса i-й элементарной 30 эоны, то на выходе соответствующего элемента И. 1 появляется в этот момент сигнал, который поступает на первый вход элемента И 27. Если на выходах элементов И 25 зон с номерами k ) i y5 такого сигнала не возникает, то на шинах 32 присутствует нулевой сигнал, и на выходе элемента И 27 появляется единичный сигнал, который переводит .триггер 33 в состояние "1". Одновре- 4О менно по шине 31 на элементы НЕ 26 зон с номерами 1 < I поступает сигнал, который запрещает. отпирание j-x элементов И 27. В это же .время сигнал по шине 36 поступает на входы всех элементов ИЛИ 34, кроме i-го, .переводя все триггеры 33, кромР, I ãî, в нулевое состояние. В результате в такте считывания появляется единичный сигнал на одном иэ выходов 18 блока

14, который сохраняется до следующего обращения к накопителю 3.

Если при работе ЦВМ какие-то из допустимых форматов слов могут не использоваться, то в каждом из де 55 шифраторов 23 следует предусмотреть дополнительный (N+1)-й выход, которому не следует ставить в соответствие элемент ИЛИ 24. В регистр 22, соот- ветствующий неиспользуемому формату, следует записывать код, соответствующий возбуждению этого "пустого выхода дешифратора 23.

Таким образом, блок 14 (фиг.2) в совокупности с первыми ступенями 28 дешифратора адреса накопителя решает задачу, сходную с задачей ассоциативного поиска. Признаками являются адреса эон в регистрах 22, а,входным словом — адрес, поступающий на вход дешифратора адреса накопителя. Первые ступени 28 дешифратора адреса функционально входят как в состав накопителя 2, так и в состав блока 14. Такое многофункциональное использование оборудования позволяет сократит.ь аппаратурные затраты на реализацию блока управления длиной слова и, таким образом, упростить устройство.

Формула изобретения

1. Запоминающее устройство, содержащее накопитель, регистры адреса, коммутатор, регистр слова, блок управления коммутатором, шифраторы, ключи считывания и записи, блок управления длиной слова и блок управления, причем входы накопителя подключены соответственно к выходам первого регистра адреса и первому выходу коммутатора, второй выход которого соединен с одним иэ входов регистра слова, выход второго регистра адреса подключен к входу блока управления коммутатором, выходы которого соединены с управляющими входами коммутатора, выходы блока управле ния длиной слова подключены к входам ифраторов, выходы которых соединены .соответственно с другими входами ре,гистра слова и одними из входов ключей считывания и записи, другие входы которых соединены соответственно с выходами регистра слова и числовыми Винами, а выходы — соответственно с числовыми шинами и вторым входом коммутатора, выходы ключей записи соединены с одними из входов ключей считывания, о т л и ч а ю щ е ес я тем, что, с целью упрощения устройства, выходы первого регистра адреса подключены к входам блока управления длиной слова, выходы которого соединены с входами блока управления.

9 92671

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что накопитель содержит блок запоминающих элементов и щ =ступенчатый дешифратор адреса, входы которого подключены к входам накопителя, выходы - к входам блока запоминающих элементов, а выходы (m-1) ступени пт -ступенчатого дешифг l0 ратора адреса соединены с входами блока управления длиной слова.

Источники информации, принятые во внимание при экспертизе

1. Патент СЮ 4 3825907, кл. 340- 174, 1974.

2. Патент Франции М 2123040, кл. G 11 С 5/00, l973 (прототип).

926712

Составитель В. Рудаков i

Редактор И. Михеева Техред Ж. Кастелевич Корректор N.M> cKa

Заказ 2990/44 Тираж б24 Подписное

ВНИИП Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 3-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4