Цифровой демодулятор сигналов относительной фазовой манипуляции

Цифровой демодулятор сигналов относительной фазовой манипуляции

Иллюстрации

Показать все

Реферат

 

О П И С А Й К Е ()926786

ИЗО6РЕТЕН ИЯ

Союз Советеник

Соцналнетичееник республик

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22)заявлено 04.04.80 (21) 2904490/18-09 с присоединением заявки .% (23) Приоритет (51 } М. Кл.

Н 04 L 27/22

1ввуйаретваны5 кенктвт

СССР ее лелем язеврвтеии9 в еткрытвЯ (53 } УД К 621 ° 394. .62(088.8}

Опубликовано 07 . 05. 82 . Бюллетень М 17

Дата о убликовання описания 07.05.82 (72) Авторы. .изобретения

В.В. Макаров, В.А. Цветков и Б.М. Лукин ! (1: .: (711 Заявитель (54} ЦИФРОВОЙ ДЕМОДУЛЯТОР СИГНАЛОВ ОТНОСИТЕЛЬНОЙ

ФАЗОВОЙ МАНИПУЛЯЦИИ

Изобретение относится к технике связи и может использоваться-в системах обмена дискретными сообщениями для приема сигналов относительной фазовой манипуляции.

Известен цифровой демодулятор сигналов относительной фаэовой манипуляции, содержащий триггер и последовательно соединенные формирователь входного сигнала, блок выделения тактовой частоты и первый счетчик, выходы которого подключены ко вхсдам дешифратора, первый выход которого соединен с первым входом триГгера, а также генератор опорной частоты, выход которого подключен к тактовым входам блока выделения тактовой частоты и первого счетчика 1.1) .

Однако такой демодулятор обладает низкой помехоустойчивостью при различных уровнях помех в линии связи.

Цель изобретения - повйшение помехоустойчивости при различных уровнях помех в линии связи..

Цель достигается тем, что в цифровой демодулятор сигналов относительной фазовой манипуляции, содержащий триггер и последовательно соединенные формирователь входного сигнала, блок выделения тактовой частоты и первый счетчик, выходы которого подключены к входам дешифратора, nep" вый выход которого соединен с первым входом триггера, а также генератор опорной частоты, выход которого подключен к тактовым входам блока выделения тактовой частоты и первого счетчика, введены второй счетчик и элемент И, выход которого подключен к второму входу триггера и первому входу второго счетчика, выходы которого соединены с дополнительными входами дешифратора, второй выход которого подключен к первому входу элемента И, второй вход и выход которого соединены соответственно со вторым выходом блока выделения тактовой час" тоты и вторым входом первого счетчи3 92678 ка, при этом выход генератора опорной частоты подключен к тактовому входу второго. счетчика, второй вход которого соединен с третьим выходом блока выделения тактовой частоты, а выход элемента И подключен к управляющему входу дешифратора, при этом дешифратор содержит два дискриминатора и решающий блок, входы которого соединены с выходами дискриминаторов,1в входы которых являются входами дешифратора, выходами которого являются выходы решающего блока, а соответствующие входы дискриминаторов являются управляющим входом дешифратора, а 1 ,блок выделения тактовой частоты содержит два О-триггера, инвертор и элемент ИЛИ, входы которого соединены с первыми выходами О-триггеров, при этом входом блока выделения тактовой щ частоты является первый вход первого

D-триггера, первый выход которого подключен к первому входу второго

О-триггера, второй вход которого соединен с выходом инвертора, вход кото-г рого соединен со вторым входом первого D-триггера и является тактовым входом блока выделения тактовой частоты, выходами которого являются первый и второй выходы второго D-триггера Зв и выход элемента ИЛИ, каждый дискриминатор содержит элемент И и два

D-триггера, выходы которого подключены ко входам элемента И, выход которого и второй выход второго О-тригге3j ра являются выходами дискриминатора, входами которого являются соответствующие входы О-триггеров, кроме того, решающий блок содержит элемент И и последовательно соединенные первый и второй элементы ИЛИ, причем входы элемента И и первого элемента ИЛИ являются входами решающего блока, выходами которого являются выход элемента И и выход второго элемента ИЛИ, второй вход которого соединен с выходом элемента И.

На фиг. 1 представлена структурная электрическая схема демодулятора на фиг. 2 — структурная электрическая схема блока выделения тактовой частоты; на фиг. 3 - структурная электрическая схема дешифратора, на фиг. 4 входные и выходные сигналы демодулятора.

Цифровой демодулятор сигналов относительной фазовой манипуляции содержит формирователь 1 входного сигнала, блок 2 выделения тактовой частоты, 6 ф первый счетчик 3, дешифратор 4, триггер 5, второй счетчик 6, элемейт И 7, генератор 8 опорной частоты, дешифратор 4 содержит два дискриминатора 9 и 1О импульса в код, а второй счетчик 6 - сигнала паузы. Разрядность счетчиков зависит от частоты fon u скорости передачи сообщений. Выбор величины fog, в свою очередь, опреде" ляется желаемой величиной постоянной интегрирования. Поскольку в цифровой технике принята двоичная система и используются, как правило,. двоичные счетчики, целесообразно выбирать

fan = 2" ° fq, Гт = 1200-4800 Гц скорость передачи сообщений. Чем больше и, тем точнее привязка по фазе, больше постоянная интегрирования, но и тем выше разрядность счетчиков, а это влечет за собой увеличение аппаратуры. Поэтому величина и должна выбираться из разумного компромисса.

Современные интегральные схемы счетчиков содержат в одном корпусе счетчик йа 8 разрядов, т.е. n = 8.

Одновременно желательно, чтобы частота on была меньше 1 мГц, так как современные экономичные интегральные микросхемы по КМОП - технологии работают в диапазоне частот до

1 мГц. Выбирая n = 7, получаем fan =

= 2 ft = 128 (1200-4800)

= 153 6-614; 4 кГц. При таких значениях частоты fan устойчиво работают практически все отечественные микросхемы., Символы "1" или "0" в относительной фазовой манипуляции передаются различными импульсами (фиг. 4а) в зависимости от последовательности передаваемых импульсов.

В случае идеальных сигналов при приеме символа "1" каждый счетчик 3 или 6 считает импульсы частоты 128fr от 0 до 63, при этом за один такт последовательность работы счетчиков может быть любой: в 1,5 и 6 тактах (фиг. 4г,д) сначала работает счетчик

3, преобразующий длительность сигнала импульса в код, а затем счетчик

6, преобразующий длительность сигнала паузы в код. В тактах 3 и 8 (фиг. 4г,д) и решающий блок 11, блок

2 выделения тактовой частоты состоит из двух 0-триггеров 12 и 13, инвертора 14 и элемента ИЛИ 15, каждый дискриминатор 9 и 10 содержит два

D-триггера 16-19 и элемент И 20 и 21, а решающий блок 11 содержит элемент частоты и последовательности прини" маемых пульсов сигнала относительной фазовой манипуляции будут исключены. Сигналы импульса и паузы интег" рируются первым и вторым счетчиками

3 и 6, причем первый счетчик 3 преобразует длительность сигнала последовательность работы счетчиков будет иной. При совпадении кодов, снимае õ со счетчиков 3 и 6, дешифратор 4 вырабатывает сигнал "1". При приеме символа "0", как видно из фиг. 4г,д, может работать либо счетчик 3 (2 и

7 такты), либо счетчик 6 (4 такт).

В этом случае любой счетчик считает импульсы частоты 128тт от 0 до 128.

Сигналом разрешения счета для любого счетчика является сигнал логической

"1". Другими словами, информация о том, что на входе демодулятора при" сутствует символ "1" выдается при равенстве длительности сигнала импульса и сигнала «паузы, которые долж-.

64 1 ны быть равны ----- ----.- При

1281т 2

fy- = 1200 Гц, t t паузы -"----2:!200Гц

= 417 мкс. Информация о том, что на входе демодулятора присутствует символ "0" выдается, если длитель-.

1 ность сигнала паузы равна--ff формирователь 1 входного сигнала согласует линию связи с собственно демодулятором, на вход которого поступает сигнал (фиг. 4а). Из фазомани- О

1О пулированного сигнала в блоке 2 выделения тактовой частоты формируются импульсы длительностью tu = (фиг. 4в), 3 wl совпадающие по времени с импульсами от генератора 8 опорной частоты (фиг. 4б) и соответствующие моментам перехода через нуль входным сигналам (фиг. 4а). Фазоманипулированный сигнал поступает на информационный вход

О-триггера 12, в О-триггер 13 инфор26 мация переписывается с задержкой

Ть© --- нефиг. 4г). В результате на

2 fan выходе элемента ИЛИ 15 образуется сигнал, длительность импульса которого

-2- у (фиг. 4е) . Поскольку

Оп применяемые триггера тактируются частотой генератора 8 опорной частоты, информация с выходов блока 2 выделения тактовой частоты привязана к частоте Гвя генератора 8 опорной частоты, используемого при дальнейшей обработке сигнала. Ошибки из-эа иесинфазности последовательности так товых импульсов генератора 8 опорной

= ------ = 834 мкс.

1200 Гц

Работа дешифратора 4 может быть описана следующей таблице истинности:

Входной символ

У1

У2

Тактовый выход

Инфор мационный выВыходы триггеров

17 18

19 ход I

0 8

0 ла импульса (паузы) не равна точно выбранному заранее значению. При этом соответственно изменяются и коды на выходе счетчиков. Для конкретного канала связи характерны вполне определенные помехи.

Для повышения достоверности принимаемой информации в состав дешифрато» ра 4 введены дискриминаторы 9 и 10

Однако иэ-за краевых искажений, дроблений и смещениии характеристических моментов восстановления посылок в реальных каналах связи длительности сигналов импульса и паузы могут меняться. При этом возникают ситуации, когда длительность сигнала импульса не равна точно длительности сигнала паузы или длительность сигна5 92б7

И 22 и первый и второй элементы ИЛИ

23 и 24.

Цифровой демодулятор сигналов от. носительной фазовой манипуляции работает следующим образом. 5

86 формула изобретения

7 9267 которые обеспечивают сохранение требуемой информации при изменении длительности входных сигналов в определенных пределах. Дискриминаторы

9 и 10 идентичные, выполнены на двух

0-триггерах 16 и 17 (или 18 и 19) и одном элементе И 20 (фиг. 3). Информационный вход каждого 0-триггера дискриминатора подключен к старшему разряду счетчика 3 или 6 (фиг. 3). 1О

При таком построении дискриминаторов

0-триггер 16 (18) переходит в единичное состояние с приходом 48-,го импульса частоты f . 1281т и сбрасывается в нулевое состояние 80-м им- 1$ пульсом. 0-триггер 17 (19) переходит в единичное состояние с приходом

96-го импульса и сбрасывается в нулевое состояние 136-ым импульсом час. тоты 1вп . 8 дискриминаторе 9 (1О) об-20 разованы два "окна" : 48-80. импульсами и 96- 136 импульсами. Таким образом, символ "1" будет принят правильно, даже если, например, йцчя-"

50 импульсов частоты 128f, а 2$ оды = 78 импульсов частоты 1281т.

Символ "О" принят правильно, если

Фц,и (Япсмды ) изменяется в пределах окна 96- 136 импульсов частотц 128ft .

Итак, в формировании сигнала им- 30 пульса при дешифрацйи.символа "1" участвуют 0-триггеры 16 и 18 (фиг. 3), При дешифрации символа

"0" работает или 0-триггер 19. Достаточно перехода в единичное состояние любого из 0-триггеров 17 или 19 для формирования на выходе сигнала паузы (см. таблицу истинности). формирование выходных сигналов дешифратора осуществляет решающий блок 11. С выхода элемента И 22 сни, мается информационный сигнал (фиг-3) а с выхода элемента ИЛИ 24 - тактовый сиг .

Мал (фиг.4ж) .С выхода решающего блока 4

11 тактовый сигнал поступает на один вход элемента И 7, на второй вход которого подается стробирующий сигнал с выхода блока 2 выделения тактовой частоты. Выходной тактовый сигнал демодулятора снимается с выхода элемента И 7 и он же, поступая на входы обнуления счетчиков 3 и 6 и дискриминаторов 9 и 10, сбрасывает Nx в нулевое состояние, подготавливая

$$ тем самым для анализа следующего входного символа (фиг. 4и).

Выходной информационный сигнал демодулятора, привязанный по фазе к выходному тактовому сигналу, снимается с выхода 0-триггера $ (фиг. 4к).

Технико-экономический эффект описанного демодулятора сигналов относительной фазовой манипуляции состоит в повышении помехоустойчивости, что достигается определением длительности как импульса, так и паузы входного сигнала, сравнением их, а также применением дешифратора, содержащего дискриминаторы. Выполнение описанным образом блока выделения тактовой частоты позволяет снизить требования к нестабильности и соответствию опорных частот передающей и приемной аппаратуры, а также обеспечить работу при кратковременных замираниях в канале связи.

1. Цифровой демодулятор сигналов относительной фазовой манипуляции, содержащий триггер и последовательно соединенные формирователь входного сигнала, блок выделения тактовой частоты и первый счетчик, выходы которого подключены к входам дешифратора, первый выход которого соединен с первым входом триггера, а также генератор опорной частоты, выход которого подключен к тактовым входам блока выделения тактовой частоты и первого счетчика, отличающийся .тем, что, с целью повышения помехоустойчивости при различных уровнях помех в линии связи, введены второй счетчик и элемент И, выход которого подключен к второму входу триггера., и первому входу второго счетчика, выходы которого соединены с дополнительными входами дешифратора, второй выход которого подключен к первому входу элемента И, второй вход и выход которого соединены соответственно с вторым выходом блока выделения тактовой частоты и вторым входом первого счетчика, при этом выход генератора опорной частоты подключен к тактовому входу второго счетчика, второй вход которого соединен с третьим выходом блока выделения тактовой часто- ты, а выход элемента И подключен к управляющему входу дешифратора.

2. Демодулятор по и. 1, о т л ич.а ю шийся тем, что дешифратор содержит два дискриминатора и решающий блок, входы .которого соединены

9267 с выходами дискриминаторов, входы которых являются входами дешифратора, выходами которого являются выходы решающего блока, а соответствующие входы дискриминаторов являются управ- у ляющим входом дешифратора.

3. Демодулятор по и. l, о т л ич а ю шийся тем, что блок выделения тактовой частоты содержит два

О-триггера, инвертор и элемент ИЛИ, !О входы которого соединены с первыми. выходами О-триггеров, при этом входом блока выделения тактовой частоты является первый вход первого 0-тригге ра, первый выход которого подключен 1$ к первому входу второго О-триггера, второй вход которого соединен с выходом инвертора, вход которого соединен с вторым входом первого О-триггера и является тактовым входом 20 блока выделения тактовой частоты, выходами которого являются первый и второй выходы второго О-триггера и выход элемента ИЛИ.

86

4. Демодулятор по п. 2, о т л ич а ю шийся тем, что каждый дискриминатор содержит- элемент И и два О-триггера, выходы которого подключены к входам элемента И, выход которого и второй выход второго

О-триггера являются выходами дискриминатора, входами которого являются соответствующие входы О-триггеров.

5 Демодулятор по и. 2, о т л и " ч а ю шийся тем, что решающий блок содержит элемент И и последовательно соединенные первый и второй элементы ИЛИ, причем входы элемента

И и. nepeora элемента ИЛИ являются входами решающего блока, выходами которого являются выход элемента И и выход второго элемента ИЛИ, второй вход которого соединен с выходом элемента И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

И 60ЬЗЗ2, . Н 04 L И(18, 1916

926786

lI

«

1 Ю I

r ю «

« 1 «

У б

Заказ 3000/48 Тираж 685 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35, Рауаская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель В. Лякишев

Редактор Е. Кинив Техред H. Tenep Корректор Г.Решетник