Устройство для деления

Устройство для деления

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз CooeTcKNx

Соцмвпмстнчесимк

Рескубнин (и)928344 (6I ) Дополнительное к авт. сена-ву(22) Заявлено 04. 01. Sp (21) 2904680/18-24 (53)N. Кл. с присоединением заявки М

6 06 Г 7/49

Вюудауатааевй кенктет

СССР ае делан лаебретеккй в открытий

o (53) УДК 681.325 (088.8) (23) ПриоритетОпубликовано 15. 05.82, Бюллетень М 18

Дата опубликования описания 15 .05 .82

1 (;

Ю.Л.Иваськив и В.С.Харам с= l»

Ъ

Ордена Ленина институт кибернетики Ak Украинской СР и Киевское отделение Всесоюзного-гасударственного . ордена Ленина и ордена Октябрьской РеволюЦии-"вр фктного института "Теплоэлектропроект". (72) Авторы изобретения (7l ) Заявители (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

Ъзобретение относится к вычисли тельной технике и может быть использовано при построении арифметических устройств ЦВИ.

Известны устройства для деления чисел с фиксированной. запятой в пози- ционной системе счисления, содержащие . регистры делимого, делителя,.частного (результата), сумматор, блок управления 01 и (2) .

Недостатком таких устройств явля10 ется невозможность работы в позиционной избыточной г,", -системе счисления (3) .

Наиболее близким по технической

fj сущности и конструктивным особенностям к предлагаемому является устрой. ство для деления двоично-десятичных чисел, содержащее регистр делимого, регистр делителя, регистр результата, сумматор, блок управления (4j .

Недостатки этого устройства - на его основе нельзя реализовать операции деления чисел, представленных в

2 позиционной избыточной ((i k)-системе счисления. Кроме того, это устройство характеризуется низким быстродействием вследствие наличия сквозного переноса при вычислении остатков.

Цель изобретения - расширение функциональных возможностей устройства за счет реализации операции деления чисел, представленных в позиционной избыточной k;системе счисления.

Поставленйая цель достигается тем, что устройство для деления, содержащее регистр делимого, регистр делителя, регистр результата, сумматор, блок управления, содержит блок информационной разгрузки, схему сравнения, счетчик циклов, счетчик тактов, причем первый и второй выходы блока управления соединены соответственно с управляющим входом выдачи информации регистра результата и управляющим входом схемы сравнения, третий выход блока управления соединен со счетным входом счетчика циклов, со сдви3 928344 4 говыми входами регистра делителя и второй выходы узла анализа соединены регистра результата и с управляющим соответственно с первым и вторым вховходом выдачи информации счетчика дами узла местного управления, третий тактов, четвертый и пятый выходы бло- и четвертый выходы узла анализа соека управления соединены соответствен- 5 динены соответственно с суммирующим но со счетным входом счетчика тактов . и вычитающим входами второго счетчика, и Управляющим входом блока информа- информационный выход второго счетчиКа ционной разгрузки, информационный соединен с первым информационным вховыход регистра делимого соединен с дом узла анализа и вторыми управляющиинформационным входом блока информа- to ми входами первого и второго коммутационной разгрузки и первыми информа- торов, первый и второй выходы первого ционными входами схемы сравнения и коммутатора соединены соответственно сумматора, информационный выход и вы- с информационным входом первого счетход признака нуля счетчика циклов со-. чика и первым информационным входом единены соответственно. с первым и. вто 15 одноразрядного сумматора по модулю К, рым входами блока управления третии информационный вход блока и выход втов од которого соединен с выходом пРИ рого коммутатора соединены соответст1

/ знака окончания суммирования сумма . венно с первым и вторым информационтора, информационные выходы блока ин- ными входами регистра информационной формационной разгрузки, сумматора и gp разгрузки, информационные входы вторегистра результата соединены соответ- рого коммутатора соединены с информаственно с первым, вторым и третьим ционными выходами первого счетчика и информационными входами РеГистРа де одйоразрядного сумматора по модулю К, лимого, информационный выход регистра второй информационный вход узла анаделителя соединен со вторыми информа р5 лиза соединен с информационным выхоционными входами схемы сравнения и дом одноразрядного сумматора по модусумматора, управляющий„ выход блока ин- лю К, информационный выход пеРвого формационной разгрузки соединен с счетчика соединен с третьим и четверчетвертым входом блока управления, тым информационными входами узла анапервый выход схемы сравнения соеяи- 30 лиза, выходуэла выдайи кода соединен нен с пятым входом блока управления, <о вторым информационным входом одновторой выход схемы сравнения соеди разрядного сумматора по модулю К, нен с управляющими входами выдачи первый выход схемы сравнения соединен информации регистров делимого и дели- с управляющим входом" выдачи информателя и с входом сброса, счетчика .так- . ции регистра информационной разгрузки

35 тов, выход счетчика тактов соединен и с управляющим выходом блока, управс информационным входом регистра Ре- ляющий вход. которого соединен с треть, зультата, шестой вход блока управле- им входом узла местного управления, ния соедИнен со входом запуска уст- второй выход схемы сравнения соединен ройства, выход сипнала окончания ра- . с четвертым входом узла местного уп1 40 боты которого соединен с шестым выхо- равления, информационный выход регистдом блока управления. ра информационной разгрузки соединен с информационным выходом блока, инКроме того, блок информационной формационным входом первого коммутаразгрузки содержит узел местного уп- тора и первым информационным входом

45 равления, узел анализа, первый и вто- схемы сравнения, второи информационрой счетчики, одноразрядный сумматор ный вход которой соединен с шинои по модулю К, узел выдачи кода, схему постоянного значения "О", информацисравнения,.регистр информационной раз- онный вход узла выдачи кода соединен грузки, первый и второй коммутаторы, с шиной постоянного значения г, а причем первый, второй, третий, четвер- управляющий вход - с третьим выходом

50 тый и пятый выходы узла местного уп- «узла местного управления. равления соединены соответственно с " Кроме того, узел анализа содерпервым управляющим входом второго жит четыре схемы сравнения, три элекоммутатора, управляющим входом узла мента И, три элемента ИЛИ, причем анализа, вынитающим входом первого 55 первый и второй входы первой схемы счетчика, первым управляющим входом сравнения соединены соответственно с первого коммутатора, управляющим третьим информационным входом узла

11 1! входом схемы сравнения, первый и и шиной постоянного значения

5 92834 первый.и второй входы второй схемы сравнения соединены соответственно со вторым информационным входом узла и шиной постоянного значения K-1-г, первый и второй информационные входы третьей схемы сравнения соединены соответственно с первым информационным входом узла и шиной постоянного значения 1", первый и второй информационные входы четвертой схемы срав- 16 нения соединены соответственно с четвертым информационным входом узла и шиной постоянного значения величины K-1-г, первые выходы первой и второй схем сравнения соединены со входами 15 первого элемента И, вторые выходы первой и второй схем сравнения соединены со входами первого элемента

ИЛИ, выход которого соединен с пер.-- вым входом второго элемента И, выход щ которого является третьим выходом узла, выход первого элемента И соединен с управляющим входом третьей схемы сравнения, первый выход которой соединен с управляющим входом четвертой 25 . схемы сравнения, первый выход которой соединен с первым входом третьего . элемента И, выход которого является четвертым выходом узла, вторые выходы третьей и четвертой схем сравнения5в соединены со входами второго элемента

ЙЙИ, аыход которого является первым выходом узла, входы третьего элемента ИЛИ соединены с выходом первого элемента ИЛИ и первым выходом четвер-З5 той схемы сравнения, а выход является вторым выходом узла, управляющий вход которого соединен со вторыми входами второго и третьего элементов И.

Узел местного управления содержит элемент ИЛИ, шесть элементов задержки, три элемента И, причем третий вход узла соединен с первым входом элемента ИЛИ, выход которого соединен с входом первого элемента задержки, выход которого соединен со входом второго элемента задержки и с пятым выходом узла, выход второго элемента задержки соединен с первым входом первого элемента И, второй вход которого соединен с четвертым входом узла, выход первого элемента И соединен со входом третьего элемента задержки с четвертым выходом узла, выход тре55 тьего элемента задержки соединен с первыми входами второго и третьего элементов И, вторые входы которых

4 6 соединены соответственно со вторым и первым входами узла, выход второго элемента И соединен со вторым выходом узла и входом четвертого элемента задержки, выход которого соединен со вторым входом элемента ИЛИ, вход пятого. элемента задержки соединен с выходом третьего элемента И, выходы пятого элемента задержки и третьего элемента И соединены соответственно с первым и третьим выходами узла, выход пятого элемента задержки соединен с третьим входом элемента ИЛИ.

Блок управления содержит элемент

ИЛИ, шесть элементов И, пять элементов задержки, .причем шестой вход блока соединен с первым входом элемента ИЛИ, выход которого соединен со входом -первого элемента задержки, и со вторым выходом блока, выход первого элемента задержки соединен с первым входом первого элемента И, второй вход которого соединен с третьим входом. блока, выход первого элемента И через второй элемент задержки соединен с пятым выходом бло0 ка, выход второго элемента И соединен со вторым входом элемента ИЛИ, первый и второй входы второго элемента И соединены соответственно с первым и с четвертым входами блока, выход эЛемента ИЛИ через третий эле мент задержки Чоединен с первым входом третьего элемента. И, второй вход которого соединен с пятым входом блока, выход третьего элемента И соединен со входом четвертого элемента задержки и с четвертым выходом блока, выход четвертого элемента задержки соединен с первыми входами четвертого и пятого элементов И и с третььЬ выходом блока, первый вход которого соединен со вторым входом четвертого элемента И, выход которого соединен с третьим входом элемента ИЛИ, выход пятого элемента И соединен со входом пятого элемента задержки и с первым выходом блока, выход пятого элемента задержки соединен с пятым выходом . блока, четвертый вход которого соединен с первым входом шестого элемента И, выход которого соединен с шестым выходом блока, вторые входы пятого и шестого элементов И соединены со вторым входом блока.

Для достижения цели принципиальное значение имеет следующая особенность представления чисел в позиционной избыточной г системе счисле9283 ния: при представлении в ней числа с фиксированной запятой между первой значащей цифрой числа и запятой перед старшим разрядом должно содержаться п нулей, где n„=1log -,.«-(, где 1 .Гидентификатор округления до ближайшего целого значения. Это так называ" емая нормализованная форма представления чисел в позиционной избыточной

1, k-системе счисления. Использование 10 нормализованной формы представления

Чисел связано с тем, что между значностью представления \ и значением основания 1 в позиционной избыточной

r, ki.-системе счисления существует со- 1s

) отношение .(3) . Поэтому при некоторых

I значениях цифры первого значащего разряда при отсутствии указанных ну" лей может оказаться, что заданное число нельзя будет представить дробью щ десятичный эквивалент которой меньше единицы. Применение рассматриваемой формы представления чисел гарантирует то, что заданное число будет представимо в виде дроби, десятичный экви- 2з валент которой меньше единицы. Таким образом, максимальное д -разрядное ;число. с фиксированной .запятой, которое может быть представлено в позиционной избыточной г )K-системе счисления, имеет вид:, 44, 8 форме. Операция N „-Ó является переводом. прямого юда представления операнда У в обратный код в позиционной избыточной г k -системе счись ления и выполняется поразрядным дополнением значащих цифр операнда У до цифры k-1. После выполнения суммирования для результата Z возможны два случая:

1. 2>0

2 ° Z<0

В первом случае результат получается в прямом коде. Так как Z О, то )(+(Мюц -У) М ах и для получения истинного результата вычитания надо

" вычесть М,о) из полученного результата. Вычитание М,щ)азиз результата реализуется при выполнении операции информационной разгрузки над всеми разрядами результата суммирования, пока в регистре результата не будет получено число М)щ) . B соответствующие разряды регистра, дополнительно введенного в состав устройства деления, записываются значения цифр разгружаемого слова, взятые по модулю.k --1. Число тактов информационной разгрузки в данном случае равно (и-1 ) . tel

Во втором случае результат получается в обратном коде. Над результатом суммирования выполняется опера 4ия информационной разгрузки..Эта операция выполняется,до тех пор, пока результат не будет представлен в нор0 мализованной форме. В рассматриваемом случае результат в нормализованной форме представлен всегда, так как X+

+ aX -g)(М». )1ь ИСтИННЫй РЕЗУЛЬтат вычитания получается при переводе в обратный код нормализованной формы результата суммирования, Для данного случая среднее количество тактов операции информационной разгрузки меньше, чем в первом случае. !

Примеры укаэанных случаев выполнения операции вычитания.

1. X=0,015000,У=0,00BAOO в позиционной избыточной /10-16/ - системе счисления. Уобр =0,045

0,015000

О 045

0,069555

0,10011

0,169665 где и - число разрядоа.

Составной частью операции деления является операция вычитания из дели мого или очередного остатка делителя.

При выполнении операции вычитания даже в том случае, когда и.сходнйе операнды представлены в нормализованном ь виде, результат вычитания может оказаться ненормализованным. В этом случае возникает необходимость в коррекции результата. Коррекция заключается в переходе от полученного результата к нормализованной форме его представления и основана на применении операции информационной разгруз- ки f33 .

Операция вычитания над двумя операндами Х и Y в позиционной избыточной р, -системе счисления выполняется в обратном коде в соответствии со следующим соотношением:

$i х- =х+(м-y) -м,„=z

Здесь предполагается, что операнды

Х и Y представлены в нормализованной

928344

О, 008 A0O

O,0ЕАГГГ

25

О о41555

0,12211

0,163665

9 где ®- идентификатор суммирования по модулю 10, - идентификатор суммирования по модулю 16.

Над результатом суммирования про- S водим последовательность операций информационной разгрузки:

О ®665 => - ----О ObjOOO О О ОО

О О 65 О ОГЩ65

О 00311JOO О 0030КО О 003008

3 3

О,OFFFQ5 O,OFFFFQ О,OFFFFF где означает переход от одного представления кода числа к другому коду с помощью операции информацион" 1$ ной разгрузки. Запись - "-- г-,"- означает, что число О,Оа ° ...а„ хранится в дополнительном регистре деления. В квадрат заключены цифры разрядов подвергающиеся информационной разгруз-20 ке. Истинный код результата вычитания в приведенном примере равен 0,003000 и находится в дополнительном регистре.

Над результатом суммирования про. водим последовательность операций информационной разгрузки:

0,163665 = 0,15D665 =Ф О,OFD665

Истинный результат вычитания получается переводом результата О,OFD665 в обратный код и равен 0,00299А.

Числовой эквивалент кодов 0,003000 и 0,00299А один и тот же. Эти коды могут быть получены один из другого при проведении последовательности операций информационной разгрузки.

Для того, чтобы обеспечить высокую скорость выполнения операции вычитания, перед началом этой операции целесообразно сравнить операнды и в зависимости от результата сравненйя вычитать из меньшего операнда больший операнд. Знаку результата вычитания в этом случае присваивается знак. большего операнда. При выполнении операции деления подобный метод вычитания эффективен еще и потому, что

SS надо переводить код результата сумми. рования из обратного в прямой и нет. необходимости запоминать знак результата вычитания.

Таким образом, в процессе деления чисел, представленных в позиционной избыточной ",К -системе счисления, требуется выполнять операции информационной разгрузки и .сравнения двух чисел.

На фиг.1 приведена структурная схема.устройства для деления; на фиг.2 - структурная схема блока информационной разгрузки; на фиг.3функциональная схема узла анализа блока информационной разгрузки; на фиг.4 - функциональная схема узла местного управления блока информаци- онной разгрузки; на фиг.5 - функциональная схема блока управления устройства для деления.

Устройство для деления содержит блок 1 управления, регистр 2 делимого, сумматор 3, регистр 4 делителя;

:регистр 5 результата, блок 6 информационной разгрузки, реверсивный счетчик 7 циклов, схему 8 рравнения, счетчик 9 тактов, канал 10, соединя ющий первый выход блока 1 управления

,:с управляющим входом выдачи информации результата регистра 5 результата, канал 11, соединяющий второй выход блока 1 управления с управляющим входом схемы 8 сравнения, каналы 1215 соединяющие третий выход блока 1 т управления соответственно с входом счетчика 7 циклов, сдвиговым входом" регистра 4 делителя, сдвиговым входом регистра 5 результата и с ynpasляющим входом выдачи информации счетчика 9 тактов, каналы 16 и 17, соединяющие четвертый и пятый выходы блока 1 управления соответственно со о счетным входом счетчика 9 тактов и управляющим входом блока информационной разгрузки 6, каналы 18-22, соединяющие первый, второй, третий, чет; вертый, пятый входы блока 1 управления соответственно с информационным выходом и выходами признака нуля счетчика 7 циклов, выходом признака окончания суммирования сумматора 3, управляющим выходом блока 6 информационной разгрузки, первым выходом схемы 8 сравнения, канал 23, соединяющий информационный выход блока 6 информационной разгрузки с первым информационным входом регистра 2 делимого, канал 24, соединяющий информационный выход регистра 2 делимого с информационным входом блока 6 инфор- . мационной разгрузки, каналы 25-27, ственно с первым и вторым входами узла 37 местного управления, третий вход которого соединен с управляющим входом блока 6, каналы 54 и 55, соединяюц|ие третий и четвертый выходы узла 38 анализа соответственно с суммируюцим и вычитающим входами счетчика 39, канал 56, соединяющий информационный выход счетчика 39 с первым информационным входом узла 38. анализа, канал 57, соединяющий информационный выход реверсивного счетчика 39 со вторым управляющим входом коммутатора 45, канал 58, соединяющий инФормационный вход узла 42 выдачи кода с шиной постоянного значения канал 59, соединяющий третий выход узла 37 местного управления с вычитающим входом счетчика 40, канал 60; соединяющий выход узла 42 выдачи кода со вторым информационным входом сумматора 41, канал 61, соединяющий информационный выход сумматора 41 с первым информационным входом коммутатора 46, канал 62, соединяющий информационный выход сумматора 41 со вторым информационным входом узла 38 анализа, каналы 63-65, соединяющие информационный выход счетчика 40 соопиза, вторым информационным входом коммутатора 46, канал 66, соединяющий выход коммутатора 46 со вторым информационным входом регистра 44, канал 67, соединяющий первый выход коммутатора 45 с информационным входом счетчика 40, канал 68; соединяю-. первым информационным входом сумматора 41, канал 69, соединяюций информационный выход регистра 44 с первым информационным входом схемы 43 сравнения, канал 70, соединяющий информационный выход регистра 40 с информационным входом коммутатора 45, канал 71, соединяющий первый выход схемы 43 сравнения с управляющим входом выдачи .информации регистра 44, канал

72, соединяющий шину постоянного значения "0" со вторым информационным входом схемы 43 сравнения, канал 73, соединяющий второй выход схемы 43 сравнения с четвертым входом узла 37 местного управления, канал 74, соединяющий информационный выход счетчика

39 со вторым управляющим входом коммутатора 46.

11, 928344 12 соединяющие второй выход схемы 8 сравнения соответственно с управляющим входом выдачи информации регистра 2 . делимого, управляющим входом выдачи информации регистра 4 делителя и с входом сброса счетчика 9 тактов, каналы 28 и 29, соединяюцие информационный выход регистра 4 делителя с информационными входами "схемы 8 сравнения и сумматора 3, каналы 30 и 31, tO соединяющие. информационный выход регистра 2 делимого с первым и другими информационными входами схемы 8 сравнения и сумматора 3, канал 32, соединяющий информационный выход сумма- 13 тора 3 со вторым информационным вхо1 дом регистра 2 делимого, канал 33, соединяющий выход счетчика 9 тактов c информационным входом регистра 5 ре-. зультата, канал 34, соединяющий ин- щ формационный выход регистра 5 результата с третьим информационным входом регистра 2 делимого, канал 35, соединяющий вход запуска устройства, с шестым входом блока 1 управления, 2S шестой выход которого соединен каналом 36 с выходом сигнала окончания работы устройства.

Блок 6 информационной разгрузки ..(Фиг.2) содержит узел 37 местного уп- 3О ответственно с третьим информационравления, узел 38 анализа, счетчик 39 счетчик 40, одноразрядный сумматор

41 по модулю К, узел 42 выдачи кода, схем 43 сравнения, регистр 44 информационной разгрузки, коммутатор 45, коммутатор 46, информационный вход блока 6 соединен с первым информационным входом регистра 44, управляюций выход блока 6 соединен с первым выходом схемы 43 сравнения, информа- 4О щий второй выход коммутатора 45 с ционный выход блока 6 соединен с инФормационным выходом регистра 44, канал 47, соединяющий первый выход узла

37 местного управления с первым уп . равляющим входом коммутатора 46, канал 48, .соединяющий второй выход узла

37 местного управления с управляющим входом узла 38 анализа, канал 49, соединяющий третий выход узла 37 местного управления с управляющим

50 входом узла 42 выдачи кода, канал 50, соединяющий четвертый выход узла 37 местного управления с первым управляющим входом коммутатора 45, канал

51, соединяющий пятый выход узла 37

l 5S местного управления с управляющим входом схемы 43 сравнения, канал 52 ! и канал 53, соединяющие первый и второй выходы узла 38 анализа соответ1S

13 92834

Узел 38 анализа (фиг.3) содержит схему 75 сравнения, схему 76 сравнения, элемент И 77, элемент ИЛИ 78, элемент И 79, элемент И 80, схему 81 сравнения, схему 82 сравнения, элемент ИЛИ 83, элемент ИЛИ 84, первый, второй, третий и четвертый информационные входы узла 38 анализа соединены соответственно с первым, информационным входом схемы 81 сравнения, 16 первыми входами схем 76 и 75 сравнения и первым информационным входом схемы 82 сравнения, канал 85, соединяющий шину постоянного значения "0" со входом схемы 75 сравнения, канал

86, соединяющий первый выход схемы

75 сравнения с первым входом элемента И 77, канал 87, соединяющий второй выход схемы 75 сравнения со вторым входом элемента ИЛИ 78, канал 88, 2о соединяюций шину постоянного значения.."k-1-Гсо вторым входом схемы 76 сравнения, канал 89, соединяющий первый выход схемы .76 сравнения со вторым входом элемента И 77, канал 90, соединяющий второй выход схемы 76 сравнения, с первым входом элемента

ИЛИ 78, канал 91, соединяющий выход

4 14 элемент 107 задержки, элемент И 108, элемент 109 задержки, элемент 110 задержки, канал 111, соединяющий выход элемента ИЛИ 101 с входом элемента 102 задержки, канал 112, соединяющий выход элемента 102 задержки с входом элемента 103 задержки, канал

113, соединяющий выход элемента 103 задержки с первым входом элемента И

104, канал 114, соединяющий выход элемента И 104 с входом элемента 105 задержки, канал 115, соединяющий выход элемента задержки 105 со входом элемента И 108, канал 116, соединя-,. ющий выход элемента 105 задержки с первым входом элемента И 108, канал

117, соединяющий выход элемента И

106 с входом элемента .107 задержки, канал 117, соединяющий выход элемента 107 задержки со входом элемента

ИЛИ 101, канал 119, соединяющий выход элемента И 108 с входом элемента

109 задержки, канал 120, соединяющий выход элемента 109 задержкм с входом элемента 110 задержки, канал 121, соединяющий выход элемента 110 задержки с другим входом элемента ИЛИ

101. элемента ИЛИ 78 со .вторым входом элемента И 79, кан ал 92, соедин яющий выход элемента ИЛИ 78 с первым вхо30 дом элемента ИЛИ 84, канал 93, соединяющий выход элемента И 77 с управляющим входом схемы 81 сравнения, канал 94, соединяющий шину постоянного

3$ значения " 1" со вторым информационным входом схемы 81 сравнения, канал 95, соединяющий первый выход схемы 81 сравнения с входом схемы 82 сравнедом элемента ИЛИ 84, канал 97, сое диняющий первый выход схемы 82 сравнения со вторым входом элемента И 80, канал 98, соединяюций шину постоянно- $ го значения К -1- г со вторым информационным входом схемы 82 сравнения, канал 99, соединяющий второй выход схемы 81 сравнения со вторым входом элемента ИЛИ 83, канал 100, соединяюций .второй выход схемы 82 сравнения с первым входом элемента ИЛИ 83.

Вариант построения узла 37 местноro управления показан на фиг.4 Узел местного управления содержит элемент

ИЛИ 101, элемент 102 задержки, элемент !03 задержки, элемент И 104, элемент 105 задержки, элемент И 106, $$ ния, канал 96, соединяющий первый вы- в ход схемы 82 сравнения со вторым вхоВариант построения блока 1 управления показан на фиг..5. Блок управления содержит стандартный усилитель

122 сигналов (наличие которого в схеме блока не обязательно)» элемент

ИЛИ.123, элементы И 125, 127, 129, 131, 132, 134, элементы 124, .126

128, 130, 133 задержки, канал 135, соединяющий выход усилителя 122 со входом элемента ИЛИ 123, канал 136, соединяющий выход элемента ИЛИ 123 с входом элемента 124 задержки, канал 140, соединяющий выход элемента

ИЛИ 123 с входом элемента 128 задержки, канал 137, соединяющий выход элемента 124 задержки со входом элемента И 125, канал 138, соединяющий выход элемента И 125 с входом элемента

126 задержки, канал 139, соединяющий выход элемента И 127 со входом элемента ИЛИ 123, канал 141, соединяющий выход элемента 128 задержки со входом элемента И 129, канал 142, соединяющий выход элемента И 129 с входом элемента 130 задержки, каналы 143 и 144, соединяющие выход элемента

130 задержки со входами элементов И

131 и 132, канал 145, соединяющий выход элемента И 131 со входом элемента ИЛИ 123, канал 146, соединяю9283 быточных t- К системах счисления one"рация вычитания выполняется быстрее, если уменьшаемое меньше вычитаемого.

Поскольку в рассматриваемом примере уменьшаемое (код регистра делимого)

C больше вычитаемого (код регистра делителя) то операция вычитания здесь заменяется операцией сложения кода

15 щий выход элемента И 132 с входом элемента 133 задержки.

Регистр 2 делимого, сумматор 3, регистр 4 делителя содержат 2 п

К-ичных разрядов, регистр 5 результата - n К-ичных разрядов.

Счетчик 7 содержит ) hogg(n+1)( двоичных разрядов, а счетчик 913og

Работу устройства для деления 1О рассмотрим на примере деления чисел, представленных в позиционной избыточной /10, 16/ - системе счисления. Делимое равно 0,015, делитель равен

О,ОВА. Количество разрядов п=3. В ss исходном состоянии в регистре 2 делимого находится код делимого, в ре-. гистре 4 делителя код делителя. Ре- гистр 5 результата и счетчик 9 тактов находятся в нулевом состоянии. В счет 2р чике 7 находится код числа n+1.

Работа устройства для деления начинается с момента поступления управляющего сигнала по каналу 35. В качестве такого сигнала может быть 2з использован, например, управляющий сигнал, формируемый в .центральном устройстве управления арифметического устройства, в котором применяется в качестве отдельного функционально- зо го блока данное устройство. Управляющий сигнал, проходящий по каналу 35, .запускает в работу код 1 управления.

Частное от деления двух чисел вычисляется эа и+1 циклов.,В каждом цикле вычисляется одна цифра .частного. Количество тактов в каждом цикле переменное и зависит от значения определяемой цифры результата, отвечающего значению его целой части. Первый 4!! такт этого цикла начинается с поступления на схему 8.сраЪнения управляющего импульса, по каналу 11 с блока

1 управления. Этот сигнал разрешает сравнение кода регистра 2 делимого с кодом регистра 4 делителя. Коды, хранящиеся в регистрах делимого и делителя, поступают на входы схемы 8 сравнения соответственно по каналам 30 и

28. При падении чисел ео избежание переполнения берут делимое меньше, чем делитель. В соответствии с этим с выхода схемы 8 сравнения в блок управления по каналу 22 поступает сигнал, свидетельствующий о выполне55 нии укаэанного соотношения между делимым и делителем. По этому сигналу блок 1 управления выдает управляющий сигнал, поступающий по каналу !6 на

44 16 вход счетчика 9 тактов. Под действием. этого сигнала значение счетчика 9 (в данном случае нулевое) по каналу

33 переписывается в младший разряд регистра 5 результата.

Далее управляющий сигнал с блока

1 управления поступает по каналам 1215 соответственно на вход счетчика

7, сдвиговый вход регистра 4 делителя, сдвиговый вход регистра 5 результата, вход счетчика 9 тактов. Значение счетчика 7 уменьшается на единицу и становится равным 3, значение счетчика 9 сохраняет нулевое состояние. Содержимое регистра 4 делителя сдвигается на один разряд вправо и становится равным О,ООВАОО. При этом содержимое регистра 5 результата также сдвигается. Но поскольку в исходном состоянии в регистре 5.записан код 0,000, то практически код в этом регистре остается. неизменным.

На этом первый цикл выполнения операции деления заканчивается. Так как содержимое счетчика 7 не равно нулю, то с первого выхода этого счет-. чика по каналу 18 в блок 1 управления поступает сигнал, по которому начинается второй цикл выполнения операции деления.

Первый такт второго цикла начинается с операции сравнения кодов делимого

Ь делителя. Как это следует иэ рассматриваемого примера, во втором цикле код делимого больше делителя. Сиг0 нал, свидетельствующий о таком соотношении между делимым и делителем с выхода схемы 8 сравнения по каналам

25 и 26, поступает на управляющие входы регистров 2 и 4 делимого и делителя соответственно, а также по каналу 27 на счетчик 9, увеличивая его содержимое на единицу. flop действием этих сигналов коды регистров делимого 4 и делителя 2 по каналам 29 и 31 соответственно посхупают íà входы сумматора 3. В сумматоре 3 иэ кода регистра делимого вычитается код регистра делителя. Как уже отмечалось, исходя из условий максимального быстродействия, в позиционных из17 92834 регистра делителя с обратным кодом регистра делимого. При этом на выходе сумматора 3 получается результат . в обратном коде. Этот результат с выходов сумматора 3 по каналу 32 пе- s редается в регистр 2 делимого. Одновременно с передачей содержимого сумматора 3 в регистр 2 с управляющего выхода сумматора 3 по каналу 20 поступает сигнал в блок 1 управления. 10

Под действием этого сигнала в блоке .1 вырабатывается сигнал, запускающий блок информационной разгрузки. В этот блок по каналу 24 передается содержимое регистра 2. 1%

В блоке информационной разгрузки

6 код регистра делимого анализируется с целью установления, соответствует ли код регистра 2 нормализованной „ >орме представления чисел в позицион- 20 ной избыточной г.,А-системе счисления. Если соответствие не устанавливается, выполняется операция ияформационной разгрузки над кодом делимого. Нормализованный код делимого 25 передается из блока 6 информационной разгрузки в регистр 2 по каналу 23.

Если же соответствие устанавливается, то информационная разгрузка в блоке 6 не выполняется и код делимого по ка- З0 налу 23 также возвращается в регистр

2. Одновременно с передачей кода из блока 6 в регистр 2, из блока 6 по каналу 21 в блоке1 поступает сигнал об .окончании работы блока 6 информационной разгрузки. На этом первый такт второго цикла заканчивается.

После выполнения последнего (четвертого) цикла работы устройства значение счетчика 7 становится равным нулю. В этом случае со второго выхода счетчика 7 в блок 1 управления поступает сигнал, по которому блок управления выдает сигнал, поступающий по каналу 10 на управляющий вход ре гистра результата. Под действием этого сигнала результат операции деления по каналу 34 из регистра 5 переписывается в регистр 2 делимого.

Далее с пятого выхода блока 1 управления поступает сигнал на управляющий вход блока 6 информационной разгрузки. В блоке. 6 над результатом деления BblffoJIHRGTGR операция информационной разгрузки, как было приведено выше.

Сигнал, поступающий с выхода блока 6 информационной разгрузки по каналу 21 в блок 1 в этом случае является сигналом, свидетельствующим об окончании операции деления. Резуль" тат этой операции в нормализованном виде хранится в регистре 2 делимого.

Во втором такте второго цикла сначала снова сравниваются коды. рЕгистров дели- 40 теля 4 и.делимого 2. Сравнение выполняется под действием сигнала, поступающего из блока 1 на схему 8 сравнения по каналу 11. Содержимое регистра 2 делимого передается на схему 8 сравнения по каналу 29 в прямом коде . г

Дальнейшая работа устройства зависит от соотношения между кодами регистров делителя 4 и делимого 2.

Если код регистра 2 делимого снова оказался бы больше, чем код регистра

4 делителя, то устройство работало бы точно так же, как и в первом такте второго цикла. В рассматриваемом примере код регистра.4 делимого не больше, а меньше кода регистра 2 делителя. При таком соотношении между кодами сигнал со второго выхода схемы 0 сравнения по каналу 22 поступает в. блок 1. По этому сигналу в блоке

1 формируется управляющий сигнал, поступающий по каналу 16 на вход счетчика 9. Под действием этого сигнала содержимое счетчика 9 по каналу 33 переписывается в младший разряд регистра 5 результата.

Под действием сигнала, поступающего из блока 1 управления по каналам

12-15, содержимое счетчика 7 уменьшается на единицу и становится равным двум содержимое регистра 4. сдвиl о гается на один разряд вправо и становится равным О,ОООВАО; содержимое регистра 5 результата сдвигается на один разряд влево и становится равным 0,0010; счетчик 9 устанавливается в нулевое состояние. На этом заканчивается второй цикл работы устрой. ства деления.

Все последующие циклы работы устройства реализуются аналогично второ4 му циклу. В рассматриваемом примере таких циклов два. Это третий и четвертый циклы. В третьем цикле выполняется два такта: очередная цифра регистра делителя равняется двум. В четвертом цикле выполняется пять тактов: очередная цифра регистра 4 делителя равняется пяти °

19 928344 . 20

Счетчик 39 содержит и двоичных,41. Значения разрядов с номерами I разрядов.. Счетчик 40 содержит )fogzk(!+1, хранящиеся в счетчике 40 и.сумдвоичных разрядов. Регистр 44 содер- .маторе 41 соответственно, аналиэиружит и К-ичных разрядов. ются в устройстве 38 анализа. При

Блок 6 информационной разгрузки и этом для работы блока 6 информационработает следующим образом. ной разгрузки существенное значение

В исходном состоянии в регистре имеют два таких случая:

46 информационной разгрузки находится 1. Значение разрядов с номером L код регистра 2 делимого." Счетчик 40 равно нулю, либо значение разряда с и разрядный сумматор 41 по модулю Х to номером I+1 превышает значение -1-т. находятся в нулевом состоянии. В 2. Значение разряда с номером I счетчик 39 занесен код 1. не равно нулю, а значение разряда с

По первому Управляющему сигналу, номером !+1 не превышает значение поступающему с узла 37 местного уп- k,-l- . равления по каналу 51 на схему 43 1S В первом случае дальнейшая работа . сравнения, происходит сравнение и .блока 6 информационной разгрузки состостарших разрядов регистра 44, посту-; ит в следующем. пающих на схему 43 сравнения по кана- Сигнал с выхода узла 38 анализа лу 69, с кодом "0", поступающего на по каналу 53 поступает на вход узла схему 43 сравнения по каналу 72. 20 37 местного управления. Псщ .действиЕсли п старших разрядов имеют ем этого сигнала в узле 37 местного нулевое значение, то с первого выхода управления формируется сигнал, котосхемы 43 сравнения по каналу 71 на рый по