Дискретный умножитель частоты следования импульсов

Дискретный умножитель частоты следования импульсов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. саид-ву 835593 (5! )М. Кл. (22)Заявлено 07.01.80 {21) 2865127/18-21 с присоединением заявки М . (23) Приоритет—

G 06 F 7/52

Н 03 К 5/01

3Ьеударстеенный квмнтет

СССР ве делам нзабретеннй н вткрытнй

Опубликовано 15 .05 .82, Бюллетень ¹ 18 (53) УДК 621.374 (088.8) Дата опубликования описания 15.05.82 с

Ю.Н.Цыбин, М.А.Виноградов, В.П.Яковлев и B.Ï.×åêàëêèí

{72) Авторы изобретения

V (71) Заявитель (54) ДИСКГКТНЫй УМНОНИТЕЛЬ ЧАСТОТЫ

СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение предназначено для использования в системах автоматики и контрольно-измерительной техники, в частности для увеличения девиации частоты следования импульсов в системе контроля. По основному авт.св.

Р1 835593 известен дискретный умножитель частоты следования импульсов, содержащий первый и второй генераторы импульсов опорной частоты, выходы которых подключены соответственно к

1О выходам первого и второго счетчиков импульсов, блок памяти, управляющий вход которого соединен с установочным входом первого счетчика импуль1j сов и со входной шиной, а вход - с. выходом первого счетчика импульсов, и выходной блок, вход которого через логический блок соединен с выходом второго счетчика импульсов, и блок

20 совпадения, входы которого соединены с выходом блока памяти и выходом выходного блока, а выход — с у стано воч. ным входом второго счетчика импульсов, lg .. г

Недостатком этого устройства является ограниченность коэффициента умножения частоты, определенного отношением опорных частот и ограниченного необходимой точностью преобразоват ния и быстродействием элементной базы.

Цель изобретения — увеличение коэффициента умножения устройства.

Поставленная цель достигается тем, что в дискретный умножитель частоты следования импульсов, содержащий первый и второй генераторы импульсов опорной частоты, выход первого из которых подключен соответственно ко входу первого счетчика импульсов, блок памяти, управляющий вход которого соединен с установочным входом первого счетчика импульсов и со входной шиной, а вход - с выходом первого счетчика импульсов, и выходной блок, вход которого через логический блок соединен с выходом второго счетчика импульсов, и блок совпадения, входы которого соединены с выходом

5 4 которого подлежит умножению. Этот код -переносится в блок 3 памяти и хранится там. Сигналы с й-1 старших разрядов блока 3 памяти поступают по параллельным шинам на первый вход блока 4 совпадения, на выход которого они проходят по поступлении на второй вход сигнала с выходного блока 7. Этот сигнал формируется в момент времени, когда кодовая комбинация во втором счетчике 5 импульсов равна О. Это состояние определяет логический блок 6. Таким образом, счетчик 5 импульсов, работа которого организована на вычитание, устанавливается в состояние, соответствующее комбинации й-. 1 старшим разрядов блока 3 памяти. Далее этот код считывается до нуля сигналом генератора 8 импульсов опорной частоты; проходящим через элементы И 9 и 10, элемент ИЛИ

13. Если в блоке 3 памяти хранится код четного числа, то информация об этом, поступая на установочный вход счетного триггера 12, устанавливает его в определенное положение и запрещает счет. При этом сигнал генератора второй опорной частоты проходит, например через элемент И 10, а с выхода блока 11 задержки поступает сигнал запрета на элемент И 9. На выходе устройства формируется сигнал с часа тотой F = -- «где Гщ « g - частоты

Pot первого и второго генераторов 1 и 8 импульсов опорных частот. Если в блоке 3 памяти хранится нечетное число, то на установочный вход счетного триггера 12 поступает сигнал, разрешающий счет импульсов с выхода логического блока. При этом через период частоты выходного сиГнала один импульс генератора 8 импульсов опорной частоты не будет проходить на счетчик 5 импульсов. Следовательно, длительности соседних периодов частоты выходного сигнала будут отличаться на один так1 частоты генератора 8 импульсов. Тем самым компенсируется погрешность, возникающая за счет использования для второго счетчика 5 импульсов половины значения кода, хранящегocR в блоке 3 памяти.

Положительным эффектом предлагаемого .изобретения является увеличение максимального коэффициента умножения в 2 раза, что обусловлено использованием во втором счетчике лишь половины значения кода блока

3 92834 блока памяти и выходом выходного блока, а выход - с установочным входом второго счетчика импульсов, введены блок задержки, два элемента И, первые входы которых соединены с выходом S второго генератора импульсов опорной частоты и первым входом блока задержки, элемент ИЛИ, входы которого соединены с выходами элементов И, а вы.:ход подключен ко входу второго счет- >О .чика импульсов, и счетный триггер,,установочный вход которого соединен с выходом блока памяти, счетный входс выходом логического блока, а выход, I непосредственно и через блок задержки подключен соответственно ко вторым входам первого и второго элементов И.

На чертеже представлена структурная схема устройства.

Устройство состоит из первого re- ?0 нератора 1 импульсов опорной частоты, первого счетчика 2 импульсов, блока 3 памяти, блока 4 совпадения, второго счетчика 5 импульсов, логического блока 6, выходного блока 7, второго ?5 генератора 8 импульсов опорной частоты, элементов И 9 и 10, блока 11 задержки, счетного триггера 12, элемен- та ИЛИ 13. Генератор l.импульсов сое.динен последовательно с первым счет- зф чикам 2 импульсов, блоком 3 памяти, блоком 4 совпадения, вторым счетчи- ком 5 импульсов, логическим блоком 6, выходным блоком 7, выход которого соединен с другим входом блока 4 сов- з5 падения, установочный вход первого счетчика 2 импульсов соединен с установочным входом блока 3 памяти и со входной шиной. Генератор 8 импульсов опорной частоты соединен с первыми входами элементов И 9 и 10 и со входом синхронизации блока ll задержки, выход которого соединен с .вторым входом элемента И 9, а информационный вход - с вторым входом элемента И 10 и выходом счетного триггера 12, установочный вход которого соединен с блоком 3 памяти, а счетный вход " с логическим блоком 6. Выходы элементов И 9 и 10 соединены со входами элемента 13, выход которого соединен с входом второго счетчика 5 импульсов.

Устройство работает следующим образом.

В первом счетчике 2 импульсов формируется код, пропорциональный пери-. оду (полупериоду) сигнала, частота

Составитель А.Дзюбенко

Редактор И. Касарда Техред T. Маточка Корректор С.йекмар .

Заказ 3241/61 -. Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, N-35 Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4

5 9283 памяти; увеличение точности преобра зования при равных коэффициентах умножения относительно известного за счет возможности повышения в 2 раза первой опорной частоты. При этом уве личение материальных затрат заключается лишь в одном триггере и одном элементе ИЛИ, так как происходит сокращение емкости второго счетчика на

1 разряд и соответственно устраняет- 10 ся один элемент И из блока совпадения и логического блока.

Формула изобретения Ф

Дискретный умножитель частоты следования импульсов по авт.св. М 835593 отличающийся тем, что, с целью увеличения коэфйиииента ум45 6 ножения устройства, в него введены блок задержки, два элемента И, первые входы которых соединены с выходом второго генератора импульсов опорной частоты. и первым входом блока задержки, элемент ИЛИ, входы которого сое-. .динены с выходами элементов И, а выход подключен ко входу второго счетчика импульсов, и счетный триггер, установочный вход которого соединен с выходом блока памяти, счетный входс выходом логического блока, а выход непосредственно и через блок задержки подключен соответственно ко вторь1м входам первого и второго элементов И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 835593, кл. G 06 F 7/52, 14.12.77.