Цифровой умножитель частоты

Цифровой умножитель частоты

Иллюстрации

Показать все

Реферат

 

Союз Советскин

Социапистическик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< i928353 (6I ) Дополнительное к авт. свнд-ву(22)Заявлено 31.03 ° 80 (21) 2901093/18-24 с присоединением заявки Ля (23)Приорнтет(51 ) M. Кл.

С 06 С 7168

3Ьеударсткннь<к комнтет

СССР но делам нзоаретеннй н аткрытнй .

Опубликовано 15.05.82, Бюллетень № 18

Дата опубликования описания 15.05.82 (53) УДК 681 325 (088.8) Ю.Н.Цыбин, M.Ð.Âèíoãðàäîâ, В.П.Чекалкйн и И.Д.Чухланцева j

"к .м, !

1;

> ( (72) Авторы изобретения (7l) Заявитель (54 ) ЦИФРОВОЙ УМНОНИТЕЛЬ ЧАСТОТЫ

Изобретение относится к автомати- ке, контрольно-измерительной и вычис, лительной технике и может быть использовано, в частности, для формирования сетки опорных сигналов в устройстве проверки преобразователя кодов.

Известен дискретный умно><итель частоты, содер>кащий два генератора опорных частот, генератор переменной частоты, два счетчика импульсов, запоминающее устройство, блок сравнения кодов, буферное устройство, селектор режимов работы 01.

Недостатками такого умно><ителя частоты являются низкая точность преобразования, обусловленная отсутствием коррекции выходного сигнала, а такн<е сравнительная сло><ность конструкции, обусловленная наличием блока сравнения кодов. . Известен также дискретный умножитель частоты, содержащий два генератора опорн>Ах частот, два счетчика импульсов, блок памяти, устройство сравнения кодов, буферный блок, дифференцирующий блок и элемент ИЛИ. .Введение дифференцирующего блока и элемента ИЛИ повышает точность умножения путем синхронизации выход" ного сигнала входным сигналом L?3 .

Недостатками этого- умножителя частоты являются ограничение диапазона изменения коэффициента умножения только целыми числами вследствие синхронизации выходного сигнала умножителя входным сигналам, недостаточная точность, обусловленная коррекцией лишь одного периода выход"

15 ного сигнала за период входного сигнала и относительная сложность конструкций, обусловленная наличием устройства сравнения кодов.

Наиболее близким к предлагаемомуявляется цифровой умножитель частоты, содержащий два делителя частоты, генератор опорной частоты, два счетчика, регистр, дешифратор нуля, ка, регистр, дешифратор нуля, два элемента И, причем выход генератора опорной частоты соединен с информационным входом первого делителя частоты, выход которого соединен с счетным входом., первого счетчика, выходы разрядов которого соединены с входами разрядов регистра, выходы разрядов которого соединены с управляющими входами второго делителя частоты, выходы разрядов первого делителя частоты соединены с входами разрядов второго счетчика, выходы разрядов которого соединены с входами дешифратора нуля, выход которого соединен с первым входом первого элемента И, вход цифрового умножителя частоты соединен с входом записи регистра, установочными входами первого и второго счетчиков и входом выдачи разрядных значений первого делителя частоты, при этом второй делитель частоты содержит счетчик и буферный формирователь импульсов, первый выход которого является выходом второго делителя частоты и соединен с выходом цифрового умножителя частоты, дополнительно содержит D-триггер, элемент ИВИ, а второй делитель частоты содержит дешифратор нуля и группу элементов И, первые входы которых соединены с управляющими входами второго делителя частоты, вторые, входы - с вторым выходом буферного формирователя импульсов второго делителя частоты, выходы разрядов которого соединены с входами дешифратора нуля второго делителя частоты, выход которого соединен с входом буферного формирователя импульсов. второго делителя частоты, информационный вход которого соединен со счетчиком второго делителя частоты, выход дешифратора нуля соединен с информационным входом D-триггера, выход которого соединен со счетным входом второго счетчика и первым входом второго элемента И, выход генератора опорной частоты соединен с тактовым входом 0-триггера и с вторыми входами первого и второго элементов И, выходы которых соединены с входами элемента ИЛИ, выход которого соединен с информационным входом второго делителя частоты, выход которого соединен с нулевым установочным входом D-триг\ гера.

3 928353 4 два элемента И., причем выход генератора опорной частоты соединен с информационным входом первого делителя частоты, выход которого соединен с счетным входом первого счетчика, выходы разрядов которого соединены с входами разрядов регистра, выходы разрядов которого соединены с управляющими входами второго делителя частоты, выходы разрядов первого lO делителя частоты соединены с входами разрядов второго счетчика, выхо ды разрядов которого соединены с входами дешифратора нуля, прямой и инверсный выходы которого соедине- 15 ны с первыми выходами первого и второго элементов И соответственно, вход цифрового умножителя частоты соединен с входом записи регистра, установочными входами первого и вто- щв рого счетчиков и входом выдачи разрядных. значений первого делителя частоты, при этом второй делитель частоты содержит счетчик, схему сравнения и буферный формирователь им- д пульсов, первый выход которого является выходом второго делителя частоты и соединен с выходом цифрового умножителя частоты, а второй выход соединен с вторыми входами первого и второго элементов И, выход генератора опорной частоты соединен с счетным входом счетчика второго делителя частоты, который является информационным входом второго делителя частоты, выходы разрядов счетчика второго делителя частоты соединены с входами первой группы схемы сравнения, входы второй группы которой соединены с управляющими входами второго делителя частоты, выаод схемы сравненйя подключен к входу буферного формирователя импульсов, выходы первого и второго, элементов И соединены с входами установки счетчи-, ка второго делителя частоты в состояние "О" и "-1" соответственно (3).

Недостатком этого цифрового умножителя частоты является его сложность связанная со сложностью использования в нем довольно специфичного второго делителя частоты.

Цель изобретения - упрощение цифрового умножителя частоты.

Поставленная цель достигается тем, что цифровой умножитель частоты, содержащий два делителя частоты,,генератор опорной частоты, два счетчи928353 6 мировавшегося в счетчике 2 ранее, в регистр 3, а кода, образуюцегося в делителе 1 — в счетчик 5. В счет) чике 2 формируется код, пропорциональный периоду входного сигнала, при этом опорным сигналом для счетчика 2 служат импульсы, проходяцие с генератора 10 через делитель 1 (фиг.2). Счетчик 12 работает на на его счетный вход с выхода элемента ИЛИ 8. При образовании в счетчике 12 нулевой кодовой комбинации дешифратор 13 вырабатывает сигнал, который через формирователь 14 поступает на входы элементов И 15,:,разрешая запись кода из регистра 3 в счетчик 12.

При наличии в счетчике 5 ненулевого кода, пропорционального ошиб" ке измерения периода входного сигнала счетчиком 2, с выхода дешифратора

6 на вход элемента И 7 и информационный вход 0-триггера 4 поступает сигнал запрета (фиг.2,в), прохождения импульсов генератора 10 на счетный вход счетчика 12.

Первый импульс, поступающий с генератора 10 на вход синхронизации

D-триггера 4, устанавливает его в такое состояние,что его выходной сигнал (фиг.2, г), поступающий на вход weмента И 9, разрешает прохождение импульсов генератора 10 (фиг.2,д) через элементы И 9 (фиг.2,е), ИЛИ 8 (фиг.2,ж) на счетный вход сче1чика

12. При этом происходит считывание установленного в нем ранее кода до нулевой кодовой комбинации, Это состояние фиксируется дешифратором

13. В счетчике 12 по разрешающему сигналу дешифратора 13 вновь устанавливается код, хранящийся в ре- . гистре 3. Сигнал с выхода дешифратора 13 поступает также через формирователь 14 на установочный вход

0-триггера 4, который устанавливается в противоположное состояние и вырабатывает сигнал низкого уровня (фиг.2,г),поступающий на элемент ИЛИ

9 и запрещающий прохождение одного импульса генератора 10. Этот перепад напряжения фиксируется такие счетчиком 5, работа которого opt анизована на вычитание, соответствен. но код последнего уменьшается на единицу (фиг.2,з).

На фиг.1 показана структурная схема цифрового умножителя частоты; на фиг.2 - диаграмма его работы.

Цифровой умножитель частоты содержит делитель 1 частоты, выпол- 5 ненный на основе цифрового счетчика импульсов с переполнением, счетчик 2, регистр 3, 0-триггер 4, счетчик 5, дешифратор 6 нуля, эле.мент И 7, элемент ИЛИ 8, элемент 1О вычитание по сигналу, поступающему

И 9, генератор 10 опорной частоты и делитель 11 частоты, содержаций счетчик l2, дешифратор 13 нуля, буферный формирователь 14 импульсов и группу элементов И 15, 1S

Вход 16 цифрового умножителя час- тоты соединен с входом записи регистра 3, установочными входами счетчиков 2 и 5 и входом выдачи разрядных значений делителя 1 час- 20 тоты, выход которого подключен к счетному входу счетчика 2, выходы разрядных значений которого подключены к входам оазрядов регистра

3, выходы разрядов которого подключены ко входам элементов И 15, являющихся управляющими входами делителя 11 частоты. Другие входы элементов И 15 соединены с выходом формирователя 14, другой выход которого является выходом делителя частоты и соединен с выходом 17 цифрового умножителя частоты и с нулевым установочным входом D-триггера 4, тактовый вход которого подключен к выходу 35 генератора 1О и входам элементов

И 7 и 9. Другой вход элемента И 7 соединен с выходом дешифратора 6 и информационным входом 0 триггера

4, выход которого подключен к дру- àî гому входу элемента И 9 и счетному входу счетчика 5, входы разрядов которого соединены с выходами разрядов делителя t частоты, счетный вход которого соединен с выходом

° генератора 10. Выходы элементов И

7 и 9 подключены к входам элемента

ИЛИ 8, выход которого соединен со входом счетчика, выходы разрядов . Которого подключены к входам дешиф- р ратора 13, выход которого подключен .ко входу формирователя 14.

Цифровой умножитель частоты работает следующим образом. .На вход умножителя поступают сиг" налы B виде узких импульсов (фиг.2,а).

При этом обнуляется счетчик 2, а также происходит перенос кода, сфор9283

7

Таким образом, код в счетчике

5 уменьшается на единицу при формировании каждого выходного импульса (фиг.2,и) умножителя до тех пор, пока в нем не образуется нулевая . 5 кодовая комбинация, а период выходного сигнала умножителя увеличивается:на дискрет сигнала генератора 10 за счет запрета прохождения одного импульса (фиг.2,к) сигнала последнего за цикл работы счетчика 12.

При образовании в счетчике 5 нулевой кодовой комбинации дешифратор 6 вырабатывает сигнал (фиг,2,в) разрешения прохождения импульсов генератора 10 через элементы И 7 (фиг.2,л) и ИЛИ 8 (фиг.2,ж) на счет ный вход счетчика 12. При этом 3триггер 4 остается в состоянии (фиг.2,г) соответствующем запрету прохождения импульсов генератора 10 через элемент И 9 (фиг.2, е). По поступлении очередного импульса входного сигнала, частота которого подлежит умножению, процесс повто- 5 ряется.

Коэффициент умножения предлагаемого умножителя частоты определяется коэффициентом деления делителя 1 частоты. Из диаграммы (фиг.2) сле- 30 дует, что число корректируемых периодов выходного сигнала за период входного сигнала определяется изменянзцейся величиной погрешности его измерения. Благодаря этому величиНа суммарного фазового набега в выходном сигнале, обусловленная данной погрешностью, уменьшается в N+1 раз, где N - коэффициент умножения.

По сравнению с известным упрощает- щ ся выполнение делителя 11 частоты, так как вместо достаточно сложной многоразрядной схемы сравнения используется группа элементов И. формула изобретения

Цифровой умножитель частоты, содержащий два делителя частоты, генератор опорной частоты, два счетчика, регистр, дешифратор Нуля, два элемента И, причем выход генератора опорной частоты соединен с информационным входом первого делителя частоты, выход которого соединен с счетным входом первого счетчика, выходы разрядов которого соединены с входами разрядов регистра, выходы разрядов которого соединены с управляющими входами второго делителя

53 частоты, выходы разрядов первого делителя частоты соединены с входами разрядов второго счетчика, выходы разрядов которого соединены с входами дешифратора нуля, выход которого соединен с первым входом первого элемента И, вход цифрового умножителя частоты соединен с входом записи регистра, установочными входами первого и второго счетчиков и входом выдачи разрядных значений первого делителя частоты, при этом второй делитель частоты содержит счетчик и буферный формирователь импульсов, первый выход которого является выходом второго делителя частоты и соединен с выходом цифрового умножителя частоты, о т л и ч а ю щ и йс я тем, что, с целью упрощения, цифровой умножитель частоты содержит

D-триггер, элемен ты ИЛИ, а второй делитель частоты содержит дешифратор нуля и группу элементов И, первые входы которых соединены с управляющими входами второго делителя частоты, вторые входы - с вторым выходом буферного формирователя импульсов второго делителя частоты, выходы разрядов которого соединены с входами дешифратора нуля второго делителя частоты, выход которого соединен с входом буферного формирователя импульсов второго делителя частоты, информационный вход которого соединен со счетчиком второго делителя о частоты, выход дешифратора нуля соединен с информационным входом D-триггера, выход которого соединен со счетным входом второго счетчика и первым входом второго элемента И, выход генератора опорной частоты соединен с тактовым входом 0-триггера и с вторыми входами первого и второго элементов И, выходы которых соединены с входами элемента ИЛИ, выход которого соединен с информационным входом второго делителя частоты, выход которого соединен с нулевым установочным входом О-триггера.

ИстОчники инФОрмации, принятые во внимание при экспертизе

Патент США 1< 3798564, кл.3311А, опублик.1974.

2..Авторское свидетельство СССР

У 684709, кл. Н 03 В 19/00, 1977.

3. Авторское свидетельство СССР

If 790099, кл. k 03 В 19/00, 1978 (гуототип).

928353

l и

t !! I

I1

1!

11 1

I

1!

I! I

11 t

I> !

1 l

Редактор И.Касарда

Заказ 3241/61 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва„ Ж-35, Раушская наб., д.4/5

Ф

Филиал ППП "Патент", г.Ужгород, ул.Проектная,4

t .!

1! !

1I !

1!

11

11

1 1

Составитель 8,березкин

Техред Т. Маточка Корректор С.Нектар