Интегратор
Иллюстрации
Реферат
О П И С А Н И Е ()928369
ИЗОБРЕТЕНИЯ
К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ
Союз Соаетскик
Социдлистичесиик
Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 23.06.80 (2! ) 2945141/18-24 с присоединением заявки .% (И)М. Кл. (06 Q 7/186
3Ъоудвретееииый комитет
СССР (23) Приоритет до делам изобретеиий и открытий
Опубликовано 15.05.82. Бюллетень Фт 18
Дата опубликования описания 19.05.82 (53) УДК 681. .335(088.8) (72) Авторы изобретения
В. Н. Броцовский, В. С. Вилков, Д. М. Морозов и В. С. Толмачев (7! ) Заявитель (54) И НТЕГРАТОР
Изобретение относится к аналоговой вычислительной технике и может быть использовано при аналоговых вычислительных устройствах и системах автоматического управления.
Известны интеграторы, соцержащие интегрирующие блоки, выполненные на усилителях постоянного тока с конденсатором в цепи обратной связи, ключи со схемами управления, масштабные резис1О торы, блок управления, выхоцы которого соединены с управляющими входами ключей (1)и (2).
Наиболее близким по технической сущности к прецлагаемому является интегра-
15 тор, содержащий дифференциальные усилители с интегрирующими конденсаторами в цепи обратной связи, запоминающие блоки, ключи, управляющие входы которых подключены к блоку управления ГЗ).
Недостатками известных интеграторов являются неполная компенсация как начального вхоцного така (а также его температурного и временного дрейфа) ин2 тегрирующих усилителей так и начального напряжения смещения и его температурного и временного дрейфа. Кроме т го, цополнительная погрешность появляется из-за неравенства величин интегртт» рующих конценсаторов, а также иэ-за появления на обклацках интегрирующих конденсаторов напряжения, вызванного аффектом ацсорбции после замыкания обклацок конценсаторов на каждом такте работы устройства.
Цель изобретения — повышение точности интет ирования.
Поставленная цель цостигается тем, что в интегратор,.содержащий цва цифференциальных усилителя, инвертирующий вхоц кажцого из которйх через последовательно соединенные соответствующие масштабный резистор и ключ первой нары ключей соецинен со вхоцом интегратора и через соответствующий ключ второй пары ключей с одной из обклацок интегрирующего конденсатора, цругая обкладка которого, являющаяся выхоцом ин-.
9 4 усилителя 3 интегрирующего блока замкнут на шину нулевого потенциала, а в цепи его обратной связи включен запоми« нающий блок 4, в котором конденсатор заряжается go напряжения, пропорционального входному току усилителя 3. Выбором резисторов в запоминающем блоке 4 стараются получить возможно больщое напряжение на запоминающем конденсаторе блока, чтобы величиной нескомпенсированного в этот момент начаЛьного смещения усилителя 3 можно было пренебречь и считать, что величина запоминаемого напряжения, пропорциональна входному току
В течение времени 1- а 1 ключ 7 разомкнут, замыкаются ключи 8, 10, 12, Инвертирующий вход усилителя 3 через входной масштабный резистор 2 подключается .к шине нулевого потенциала, а в цепь обратной связи усилителя 3 включается второй запоминающий блок 5. Поскольку с помощью блока 4 компенсирован входной ток усилителя 3 по инвертирующему входу напряжение на запоминающем конденсаторе блока 6 пропорционально напряжению смещения. Выбором резисторов в блоке 5 стараются получить возможно большое напряжение на запоминающем конденсаторе блока 5, чтобы по сравнению с его величиной можно было бы пренебречь начальным смещением масштабного усилителя 6. С помощьв резисторного целителя напряжения на выходе усилителя 6 приводится в соответствие величина запоминаемого напряжения в блоке 5 напряжению смещения усилителя 3, которое в рабочий такт (tg- t4) подается для компенсации напряжения смещения на инвертирующий вход усилителя 3 с обратным знаком. Желательно этот резисторный делитель напряжения выполнить на возможно низкоомных резисторах. Это снижает до минимума нескомпенсированную помеху от протекания по нему входного тока усилителя 3 по неинвертирующему входу.
В течение tq t4 скомпенсированный усилитель 3 подключается к интегрирующему конденсатору 1 и через входной масштабный резистор 2 - ко входу устройства, а усилитель (3 ) аналогично проходит два этапа компенсации. После чего циклы работы устройства повторяются.
Технико-экономический эффект от применения предлагаемого интегратора заключается в повышении точности интегрирования.
3 92836 тегратора, через соответствующий ключ третьей пары ключей подключена к выходу соответствующего дифференциального усилителя и через соответствующий ключ четвертой пары ключей - к выходам двух
5 запоминающих блоков, выходы которых соединены с инвертирувщим входом соот. ветствующего дифференциального усилителя,а инвертирующий вход каждого дифференциального усилителя через соответствующий ключ пятой пары ключей coewнен с шиной нулевого потенциала, введены два масштабных усилителя, два дополнительных запоминающих блока и клк чи, причем вход каждого дополнительного „, ля
15, усилителя. запоминающего блока через соответству вщий ключ шестой пары ключей соединен с выходом соответствующего дифференциального усилителя, выход каждого допотьнительного запоминающего блока через соответствующий ключ седьмой пары клю20 чей соединен с инвертирующим входом этого же дифференциального усилителя и через соответствующий ключ восьмой пары ключей — с входом соответствующего масштабного усилителя, выход которого через соответствующий ключ девятой пары ключей подключен к неинвертирующему входу дифференциального усилителя, а общий вывод ключа первой пары ключей и соответствующего масштабного резистора через соответствующий ключ десятой пары ключей связан с шиной нулевого потенци ала.
На фиг. 1 приведена схема интегратора;"на фиг. 2 - блок управления ключами; З5 на фиг.. 3 — временная диаграмма замк- нутого состояния ключей.
Устройство содержит интегрирующий конденсатор 1 и два идентичных интег40 рирующих блока, каждый из которых включает масштабный резистор 2 (2 ), дифференциальный усилитель 3 (3 ), два запоминающих блока 4(4 ) и 5 (5 ),,два масштабных. усилителя 6 (6 ) с резисторным делителем напряжения на выходе
45 и пары. ключей 7 (7 ), 8 (8 ), 9(9 ), lO (10 ), ll (11 ), 12 (12 .), 13 (l3 ) и 14 (,14 ).
Блок управления ключами (фиг. 2) содержит генератор 15 импульсов, триггер
16, элементы И 17-20. .Интегратор работает следующим образом.
B течение времени 0- замкнуты ключи 7 и 9, 11, 13 и 14 . Ин« тегрирующий конденсатор 1 подключен
1 к дифференциальному усилителю 3, а неинвертирующий вход дифференциального
5 928369
В предлагаемом устройстве осущест влена практически, полная компенсация вхоцного тока и напряжения смешения интегрирующих усилителей, а также их временных и температурных дрейфов. 5
Ф ормула изобретения
Интегратор, содержащий два дифферен- и . циальных усилителя, инвертируюший вход каждого из которых через последователь но соединенные соответствующие масштабный резистор и ключ первой пары ключей соединен с вхоцом интегратора и через соответствующий ключ второй пары ключей с одной из обкладок интегрирующего конденсатора, цругая обкладка которого, являющаяся выходом интегратора, через соответствующий ключ третьей пары ключей о подключена к выхоцу соответствующего дифференциального усилителя, и через со. ответствующий ключ четвертой пары клю- чей к входам двух запоминающих блоков, выходы которых соединены с инвертируюшим вхоцом соответствующего дифференциального усилителя, а инвертируюший вход каждого цифференциального усилилителя через соответствующий ключ пятой пары ключей соединен с шиной нулевого 30 потенциала, отличающийся тем, что, с целью повышения точности интегрирования, в него ввецены цва масштабных усилителя, цва дополнительных запоминающих блока и ключи, причем вход каждого цополнительн ого запоминающего блока через соответствующий ключ mecтой пары ключей соединен с выходом соответствующего дифференциального усилителя, выход каждого дополните ного зацоминаюше го блока, через соответствующий ключ седьмой пары ключей соединен с инвертируюшим входом етого же дифференциального усилителя и через соответству юший ключ восьмой пары ключей - с входом соответствующего масщтабно1 о усилите ля, выход которого через со- ° ответствующий ключ девятой пары ключей подключен к неинвЕртируюшему входу дифференциального усилителя, а общий вывод ключа первой пары ключей и соответствующего масштабного резистора через соответствукиций ключ десятой пары ключей связан с шиной нулевого потенциала ..
Источники информации, принятые во внимание при аксперииае
1. Авторское свидетельство ССОР № 193174, кл. б 06 G 7/08, 1961.
2. Авторское свицетельство СССР
¹ 686037, кл. G 06 g 7/18, 1979.
3. Авторское свидетельство СССР № 542200, кл. 6 06 Cj 7/18, 1975 (прототип) ..928369 г.2
uz. Я
ВНИИПИ Заказ 3242/62 Тираж 732 Подписное
Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4