Делитель частоты следования импульсов

Делитель частоты следования импульсов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социапистическмх

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свиа-ву p 841124 (22)Заявлено 23.06.80 (21) 2944714/18-21 с присоелинениеее заявки М(51)М. Кл.

Н 03 К 23/00

Госулврстеаивй комитет

СССР (23) ПриоритетОпубликовано 15 ° 05 ° 82 ° Бюллетень М 18

Дата опубликования описания 15 ° 05 ° 82

ll0 делам изобретений н открытий (53) УДК 621.374. ,4 (088. 8) (72) Автор изобретения

В.ф. Мочалов (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к автоматике и импульсной технике, и может быть использовано в устройствах, где необходимо деление частоты следования импульсов на 11 и 11/2.

По основному авт.св. и 841124 известен делитель частоты следования импульсов, содержащий элементы И-HE и четыре разряда, каждый из которых состоит из триггера памяти и коммута10 ционного триггера, нулевой вход которого в первом и втором разрядах, единичный вход в третьем и четвертом разрядах и первый вход второго элемента И-НЕ соединены с входной шиной, 15 единичный выход триггера памяти в первых двух разрядах соединен с единичным входом коммутационного триггера этого разряда, единичный выход коммутационного три гера первого разряда соединен с первым входом первого элемента И-НЕ, выход которого подключен к нулевому входу коммутационного триггера второго разряда, к еди ничному входу коммутационного триггера третьего разряда и к третьему входу второго элемента И-НЕ, нулевой выход - с единичным входом триггера памяти данного разряда, единичный выход триггера памяти второго разряда соединен с четвертым входом второго элемента И-НЕ,.нулевой выход коммутационного триггера второго раз. ряда соединен с единичным входом триггера памяти данного разряда, с нулевыми входами коммутационного триггера и триггера памяти первого разряда и с вторыми входами первого и второго элементов И-НЕ, выход второго элемента И-НЕ соединен с единичнымй входами коммутационного триггера и триггера памяти третьего разряда, с единичным входом коммутационного триггера четвертого разряда, с единичным входом триггера памяти второго разряда, с нулевыми входами коммутационного триггера и триггера памяти первого разряда и с третьим входом

3 . 92865 первого элемента И-НЕ, нулевой выход. триггера памяти третьего разряда соединен с нулевыми входами коммутационного триггера и триггера памяти второго разряда, нулевой выход триггера памяти в третьем и ч етвертом разрядах соединен с нулевым входом коммутацион ного триггера этого разряда, единичный выход коммутационного триггера третьего разряда соединен с нулевым 19 входом триггера памяти данного разряда, с единичными входами коммутационного триггера и триггера памяти четвертого разряда, с нулевым входом коммутационного триггера второго раз- 15 ряда, с нулевымй входами коммутационного триггера и триггера памяти пер-, вого разряда и с четвертым входом первого элемента И-НЕ, нулевой выход - с единичным входом коммута- . 20 ционного триггера четвертого разряда, единичный выход коммутационного триггера четвертого разряда соединен с нулевым входом триггера памяти данного разряда, с нулевым входом триг- 25 гера памяти и нулевым и единичным входами коммутационного триггера третьего разряда, с нулевым входом коммутационного триггера второго разряда и с нулевыми входами коммута- 5в ционного триггера и триггера памяти первого разряда (1J.

Однако известное устройство не позволяет осуществлять деление частоTbl следования импульсов на 11/2.

Целью, изобретения является расширение функциональных возможностей делителя частоты следования импульсов.

Цель достигается тем, что в де- WO литель частоты следования импульсов, содержащий элементы И-HE и четыре разряда, каждый из которых состоит из триггера памяти. и коммутационного триггера, нулевой вход которого в 45 первом и втором разрядах, единичный и нулевой,.входы в третьем разряде и единичный вход в четвертом разряде, соединены с входной шиной, единичный выход триггера памяти в первых двух 5в разрядах соединен с единичным входом коммутационного триггера этого разряда, единичный выход коммутационного триггера первого разряда соединен с первым входом первого элемента И-НЕ, выход которого подключен к нулевому входу коммутационного триггера второго разряда, нулевой выход - с единичным входом триггера памяти данного разряда, нулевой выход коммутационного триггера второго разряда соеди. нен с единичным входом триггера памяти данного .разряда с нулевыми входами коммутационного триггера и триггера памяти первого разряда и с вто.pblM a a e B o e HT H-HE, нулевой выход коммутационного триггера третьего разряда соединен с первым входом второго элемента И-НЕ, с нулевым входом коммутационного триггера второго разряда и с нулевыми входами коммутационного триггера и триггера памяти первого разряда, единичный выход коммутационного триггера четвертого разряда соединен с нулевыми входами коммутационного триггера и триггера памяти третьего разряда, с нулевым входом коммутационного триггера второго разряда, с нулевыми входами коммутационного триггера и триггера памяти первого разряда и с вторым входом второго элемента И-НЕ, выход которого соединен с единичным входом коммутационного триггера четвертого разряда, а выход первого элемента

И-НЕ соединен с единичным и нулевым входами коммутационного триггера третьего разряда, выход второго элемента И-НЕ соединен с нулевым входом коммутационного триггера третьего разряда, единичный выход которого соединен с единичным входом коммута ционного триггера четвертого разряда, с единичными входами триггеров памяти второго и третьего разрядов, с нулевыми входами коммутационного триггера и триггера памяти первого разряда и с третьим входом первого элемента И-НЕ, нулевой выход коммутационного триггера третьего разряда соединен с единичными входами коммутационного триггера и триггера памяти четвертого разряда, с нулевым входом триггера памяти третьего разряда и с четвертым входом первого элемента И-НЕ, нулевой выход триггера памяти третьего разряда соединен с третьим входом второго элемента

И-НЕ, единичный выход коммутационного триггера четвертого разряда соединен с нулевым входом триггера памяти четвертого разряда, нулевой выход которого соединен с нулевым входом коммутационного триггера четвертого разряда, единичный выход триггера памяти нулевой выход коммутационного триггера второго разряда подключен к единичным входам коммутационного 1риггеформула изобретения

Делитель частоты следования им пульсов по авт.св. N 841124,.о т

5 9286 ра третьего разряда, нулевой выход триггера памяти которого соединен с нулевыми входами коммутационного триггера и триггера памяти второго разряда, введены два дополнительных

5 элемента И-НЕ, первый и второй входы первого из которых соединены соответственно с нулевым выходом коммутационного триггера и единичным выходом триггера памяти первого разряда, тре- >0 тий и четвертый входы - с единичными выходами, соответственно коммутационного триггера и триггера памяти третьего разряда,а выход и единичный выход коммутационного триггера четвертого разряда соединены соответст- венно с первым и вторым входами вто-. рого дополнительного элемента И-НЕ.

На чертеже представлена структурная схема устройства.

Устройство содержит входную шину

1, элементы И-НЕ 2 и 3, элементы

И-НЕ 4-11, попарно образующие коммутационные триггеры четвертого — первого разряда, элементы И-НЕ 12-19, попарно образующие триггеры памяти этих же разрядов, дополнительные эле: менты И-НЕ 20 и 21 и выходную шину 22.

Устройство работает следующим образом. Зо.

В исходном состоянии триггеры памяти находятся в нулевом состоянии, а входной сигнал, поступающий по шине

1, отсутствует и равен логическому нулю. В этом случае на выходах эле- 35 ментов И-НЕ 3, 10, 9, 19, 17, 15, 13 и 21 - логический нуль, а на выходах остальных элементов — логическая единица, поэтому с приходом, первого счетчика импульса .срабатывает только элемент И-НЕ 4, устанавливая триггер памяти первого разряда в единичное состояние. В паузе после первого счетного импульса на выходе элемента И-НЕ

3 появляется сигнал логической единицы. С приходом второго счетного импульса срабатывает элемент И-НЕ 6, устанавливая триггер памяти второго разряда в единичное состояние, а триггер памяти первого разряда - в нулеso вое состояние. Третий счетный импульс вызывает срабатывание элемента И-НЕ

4 и триггер памяти первого разряда снова устанавливается в единичное состояние.

В. паузе после третьего счетного им55 пульса на выходе элемента И-НЕ 3 появляется логическая единица,а поскольку триггер памяти второго разряда находит57 6 ся в единичном состоянии, то с приход четвертого счетного импульса срабатывает элемент И-HE 2, устанавливающий триггеры памяти первого и второго разрядов в нулевое состояние, а триггер памяти третьего разряда - в единичное состояние.

Пятый счетный импульс снова устанавливает триггер памяти первого разряда в единичное состояние. В паузе после пятого счетного импульса на входах элемента И-НЕ 20 присутствуют сигналы логических единиц, а следовательно, на выходе элемента И-НЕ 21 появляется сигнал логической единицы, который поступает на выходную шину 22, С приходом шестого счетного импульса срабатывает элемент И-НЕ 8, устанавливающий триггера памяти четвертого разряда в единичное состояние, а триггеры памяти первого, второго и третьего разряда в нулевое состояние, что вызывает прекращение формирования сигнала логической единицы на выходе элемента И-НЕ 21. Далее счет импульсов продолжается аналогично описанному.

С приходом одиннадцатого счетного импульса срабатывает элемент И-НЕ

11 и с его выхода сигнал, равный логическому нулю, поступает через элемент И-НЕ 21 на выходную шину 22 и одновременно устанавливает все триггеры памяти в нулевое состояние. В паузе после одиннадцатого импульса на выходе элемента И-НЕ появляется логическая единица., а на выходе элемента И-НЕ 21 - логический нуль, и устройство устанавливается в исходное состояние.

Таким образом, на одиннадцать входных импульсов схема выдает два импульса на выходную шину 22, т,е. осуществляется деление на 11/2. При этом коэффициент деления 11 может быть получен, например, с выходов элементов И-НЕ 11 и 19.

Введение двух дополнительных элементов И-HE обеспечивает расширение функциональных воэможностей известного делителя частоты следования импульсов на 11, позволяя одновременно осуществлять деление частоты следования импульсов на 11/2.

928б57

ВНИИПИ Заказ 3285/77 Тираж 954 Подписное филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ли чающий ся тем,что,с целью расширения функциональных возможностей, в него введены два дополнительных элемента И-НЕ, первый и второй входы первого из которых соедйнены соответственно с нулевым выходом коммутационного триггера и единичным выходом триггера памяти первого разряда, третий и четвертый выходы - с единичными выходами соответственно коммутационного триггера и триггера памяти третьего разряда, а выход и единичный выход коммутационного триггера четвертого разряда соединены соответственно с первым и вторым входами второго дополнительного элемента И-HE.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 841124, кл. Н 03 )(23/00, 28.09.79.