Следящий аналого-цифровой преобразователь

Следящий аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

И ЗОВ РЕТЕ Н И Я

К АВТОР СХОМУ СВИДЕТЕЛЬСТВУ

< >930650 (6l ) Дополнительное к авт. саид-ву № 828401 (22) Закалено 04.06.80 (2() 2937129/18-21 с присоединением заявки М (23) Приоритет

Опубликовано 23.05.82. Бюллетень ¹ 19 (5! )М. Кл.

Н 03 К 13IO2

1Ъоударотаенныб комнтет ао делам нзобретеннй н отнрытнй (5 ) Уд К 681.325 (088.8) Дата опубликования описания 23.05.82

peti .л (72) Автор изобретения

В. Э. Балтрашевич

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (7I ) Заявитель (54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области аналога-цифровых преобразователей и может быть использовано в области связй, вычислительной и измерительной техники, а также- в автоматизированных системах управления технологическими процессами и системах автоматизации научных иоследова ний.

По основному авт. св. % 828401 известен следящий аналого-цифровой преобео разователь, содержащий блок сравнения, первый вход которого соединен с датчиком входного сигнала, а второй - с выходом цифро-аналогового преобразователя порядка, вход которого соединен с выхо15 дом цифро-аналогового преобразователя мантиссы, вход которого соединен с выходом источника опорного сигнала, цифровые входы цнфро-aíaëîãîâîãî преобразователя порядка соединены с выходами дешифратора, входы которого соединены с выходами соответствующих разрядов счетчика мантиссы и блока формирования шага, выход блока сравнения соединен с первым входом блока управления, второй вход которого соединен с выходам генератора тактовых импульсов, а тре-тий - с единичным выходом триггера переполнения счетчика порядка, первый и второй выходы блока управления 9 соединены с входами установки режима работы pesepсивных счетчиков порядка и мантиссы, третий - с первыми входами группы элементов И, вторые входы которых со единены с соответствукхцими выходами блока формирования шага, четвертый и пятый выходы блока управления соединены соответственно с первым и вторым управляющими входами блока формирования шага, третий и четвертый управляющие входы которого соединены с выходами цепей переноса счетчика мантиссы и с соответствующими входами счетчика порядка.

Этьт преобразователь позволяет следить эа быстро изменяющимся сигналом, так как обеспечивает постояйнуто относитель

93065

2$ ную чогрешность квантования сигнала как по величине, так и по скорости.

Кроме того, иаира постоянной относительной погрешности квантования величины сигнала и представления выходного кода в форме с плавающей запятой с этого АЦП можно получить логарифмический код значения входного сигнала, если иэ рассмотрения убрать старший, постоянно находящийся в единичном состоянии раэряд счетчика мантиссы 11.

Однако этот преобразователь нельзя использовать при измерении корреляционных функций:, так как он не имеет функциональных возможностей для сложения логари Мических кодов двух задержанных друг относительно друга значений сигнала и перевода полученного значения из логарифмического масштаба в линейный.

Таким образом, недостатком нзвест ного устройства являются ограниченные функциональные возможности.

Цель изобретения - расширение функщ « ональних возможностей.

Поставленная цель достигается тем, что в следящий аналогоцифровой преобразователь, содержащий блок сравнения, первый вход которого соединен с датчиком входного сигнала, а второй - с выходом цифре-аналогового преобразователя порядка, вход которого соединен с выходом цифро аналогового преобразователя мантиссы, вход которого соединен с выходом источника опорного сигнала, цифровые входы цифро-аналогового цреобра33 з ова теля порядка соединены с выходами дешифратора, входы которого соединены с выходами соответствующих разрядов счетчика порядка, а цифровые входы цифрс аналогового преобразователя мантиссы соединены непосредственно с выходами соответствункцих разрядов счетчика мантиссы и блока формирования шага, выход блока сравнения соединен с первым входом первого блока управления, второй вход которого соединен с выходом генератора тактовых импульсов, а третийс единичным выходом триггера переполкения счетчика порядка, первый и второй выходы соединены с входами установки режима работы реверсивного счетчика порядка и мантиссы, третий выход соединен с первыми входами группы. элементов И, вторые входы которых соединены с соответствующими выходами бла ка формирования шага, а четвертый и пятый выходы первого блока управления соединены соответственно с первым и

0 4 вторым управляющими входами блока формирования шага, третий и четвертый управляющие входы которого соединены с выходами цепей переноса счетчика мантиссы и с соответствующими входами счетчика порядка, введены блок цифровой задержки, блок суммирования, блок . выдачи кода и второй бпок управления, вход которого соединен с выходом генератора тактовых импульсов, первый выход соединен с управляющим входом блока цифровой задержки и с первым управляющим входом блока суммирования, второй выход соединен с вторым управляющим входом блока суммирования, третий выход соединен с шиной "Готовность, при этом выходы счетчика порядка и счетчика мантиссы, кроме старшего разряда постоянного находящегося в единичном состоянии, соединены с соответствую шими входами блока цифровой задержки и с соответствующими входами первой группы входов блока суммирования, входы разрядов блока цифровой задержки соединены с соответствующими входами второй группы входов блока суммирования, выxonbl разрядов 6поКа суммирования соединены с соответствующими входами блока выдачи кода, управляющий вход которого соединен с шиной, Съем кода", а выходы - с выходной шиной.

На фиг. 1 представлена функционал ная схема следящего аналого-цифрового преобразователя; на фиг. 2 - один из .вариантов реализации первого блока управления; на фиг. 3 - вариант реализации блока формирования шага.

Следящий аналого-цифровой преобразователь содержит блок 1 сравнения, цифро-аналоговые преобразователи порядка 2 и мантиссы 3, источник 4 опорного напря жения, дешифратор 5, счетчики порядка 6 и мантиссы 7, блок 8 формирования шага, первый блок 9 управления, генератор 10 тактовых импульсов, группа элементов

И 11, второй блок 12 управления, блок

13 цифровой задержки, блок 14 суммироsaaw, блок 15 выдачи кода.

Первый блок 9 управления (фиг. 2) содержит триггер, который служит для запоминания ответа. блока сравнения на предыдущем такте. Сигнал на первом выходе первого блока 9 управления появляются, если блок 1 сравнения выдает сигнал

Чх > Чо, в противном случае сигнал появляется на втором выходе. Если ответы блока 1 сравнения на предыдущем и в текущем такте совпадают, то появляется

5 9306 сигнал на четвертом выходе первого блка 9 управления, в противном случае сигнал появляется на пятом выходе.

Блок 8 формирования шага (фнг. 3) включает распределитель импульсов и S группу элементов И и ИЛИ. Выход первого элемента ИЛИ соединен с входом сдвига вправо на один разряд распределителя импульсов, а выход второго элемента ИЛИ - с выходом сдвига влево íà 40 один разряд распределителя импульсов.

В распределителе импульсов запрещен сдвиг влево при коде 10,..., 0 и сдвиг вправо при коде О,..., 01. Эта часть схе мы на фиг. 3 не показана.

1S

Блок цифровой 13 задержки (фиг. 1) может быть реализован на регистрах сдвига.

Блок 14 суммирования (фиг. 1) Может быть реализован на основе использэ 2о вания одного или нескольких обычных сумматоров. Очевидно, что число иеполь зуемых сумматоров определяет число одновременно получаемых значений корреляционной :функции при различных эначе- И . ниях задержки, так как при использова нии нескольких сумматоров возможно снимать задержанные значения сигнала с промежуточных регистров сдвига бпока цифровой задержки 13. 3О

Второй блок 12 управления (фиг. 1) может быть реализован, например, на основе последовательно соединенных линий задержки.

Пример реализации блока 15 выдачи

35 кода приведен на фиг. 1, при этом предполагается что блок 14 суммирования построен на основе одного сумматора, в случае использования .нескольких сум 4© маторов надо либо использовать анало-! гичную схему для каждого сумматора, либо испольэовать коммутатор.

Сущность работы блока выдачи кода заключается в следукхцем. фф . Как указывалось, блок 14 суммирования работает с кодами составленными нз кодов содержащихся в счетчике 6 порядка и в счетчике 7 мантиссы, исключая старший разряд. Благодаря этому исключению коды поступающие в блок сум50 мирования являются приближенным значением логарифм входного сигнала. Для перехода от логарифмического представления кодов к линейному из кодов содержащихся в блоке суммирования. выделяют часть кодов соответствукнцих мантиссе s приписывают к ней слева старшую (ранееисключенную) единицу, тем самым полу

50 б чают линейное представление кода в форме с плавающей запятой.

Сущность предлагаемого изобретения заключается в том, что, кроме использования способности преобразователя следить за быстроизменяющнмся сигналом, появляется возможность использования способности преобразователя . выдавать приближенное значение логарифма входного сигнала, которое позволяет заменить операцию умножения операцией сложения, что значительно облегчает использоваванне аналого-цифрового преобразователя в устройствах измерения статических. характеристик сигналов.

Устройство работает следующим абра ь. зом.

Наряду с изменением величины шага квантования от одной кодовой, группы к другой, при изменении кода порядка, возможно изменение величины шага кван- тования на протяжении одной кодовой группы. При фиксированном коде порядка в зависимости от скорости изменения входного сигнала наряду с обеспечением постоянной, относительной погрешности по величине cerasna, обеспечивается также цостоянная относительная цогрешность по скорости сигнала. По сигналу с первого выхода второго блока 12 управления .(фиг. 1) содержимое счетчика 6 поряд ка и счетчика 7 мантиссы (исключая старший разряд) переписывается в блок

13 цифровой задержки н в блок 14 сум мнровання. По сигналу с второго выхода второго блока 1 2 управления производится сложение содержимого блока 14 суммн рования с кодом снимаемым с выходам блока цифровой 13 задержки, после чего на третьем выходе второго блока 12 управления появляется сигнал о готов ности устройсвва к выдаче кода. По сиг налу "Съем кода" устройство 15 выдачи кода выделявт из кода, содержащего в блоке 14 суммирования часть, соответсч вующую мантиссе, и приписывает к ией слева старшую (ранее исключенную) едн, нину, тем самым осуществляется пере ход от логарифмического представления кода к линейному представлению кода в форме с плавающей запятой.

Таким образом, благодаря вводу в соотав следящего аналого-цифрового преобра эователя блока цифровой задержки. блока суммирования, устройства выдачи кода и второго блока управления, кроме исполь эования способности следующего аналого цифрового преобразователя следить за быстроменяющимися сигналами, появляет 7 9306 ся возможность использования способности преобразователя выдавать приближенное значение логарифма входного сигнала, которая позволяет заменить операцию умножения операций сложения, что значительно расширяет область применения преобразователя, например, появляется воэможность использования его в устройствах определения статических характеристик oå, в частности, корреля- о пионной функции и дисперсии. Формула изобретения

Следящий аналого-цифровой преобра- зователь по авт. св. № 828401, о тл и ч а ю шийся тем, что, с целью расширения функциональных возможностеР введены блок цифровой задержки, блок суммирования, блок выдачи кода и второй блок управления, вход которого соединен с выходом генератора тактовых импульсов гф первый выход соединен с управляющим входом блока цифровой задержки и с первым управляющим входом блока суммирования, второй выход соединен с вторым управляющим входом блока суммирования„ третий выход соединен с шиной

Готовность, при этом выходы счетчика порядка и счетчика мантиссы, кроме старшего разряда, постоянно находящегося в единичном состоянии, соединены с соответствующими входами блока цифровой задержки и с соответствующими входами первой группы входов блока суммирования, выходы разрядов блока цифровой задержки соединены с соответствующими входами второй группы входов блока суммирования, выходы разрядов блока суммирования соединены с соответствующими входами блока выдачи кода, управляющий вход которого соединен с шиной Съем кода, а выходы - с выходной шиной.

Источники информации, цринятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 828401, кл. Н 03 К 13 02, 04.06. 80.

930650

Составитель Л. Беляева

Техред М. Надь Корректор М. Пожо

Редактор М. Данканич

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

Заказ 3527/82 Тираж 954 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5