Цифро-аналоговый преобразователь с автоматической коррекцией нелинейности

Цифро-аналоговый преобразователь с автоматической коррекцией нелинейности

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (ц93065)

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соввтскик

Социалнстическиа

Республик (61) Дополнительное к авт.санд-ву 1 809549

It51)M. Кл.

Н 03 К 13/02 (22) Заявлено 02. 07. 80 (21) 2948593/18-21 с ярисоединением заявки М (23) Приоритет

Геаударстеаииый какитет

СССР

IIo делан изобуетеиий и открытий

Опубликовано 23,05.82. Бюллетень Мя 19 (53) УДК 681.. .325(688.8) Дата опубликования описания 23.05.82 (72) Авторы изобретения

P. И. Грушвицкий, А. Х. Мурсаев и Б. (71) Заявитель

Ленинградский ордена Ленина электротехьцццсМйй -- - - ::- : институт им. В. И. Ленина

f (54) ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

С АВТОМАТИЧЕСКОЙ КОРРЕКЦИЕЙ НЕЛИНЕЙНОСТИ

Изобретение относится к информа ционно-измерительным и управляющим системам.

По основному авт. св. W 809549 известен преобразователь, содержащий

5 це ной делитель тока, переключатели тока, блок управления, управляемые генераторы тока, генератор эталон-.. ного тока, аналоговые запоминающие элементы, регистр сдвига, первую группу элементов ИЛИ. дополнительный анаологовйй запоминающий элемент, операционный усилитель с дифференциальным входом, вторую группу элементов

ИЛИ, элементы ЗАПРЕТ и элементы И, при этом выходы управляемых генерато" ров тока и генератора эталонного тока соединены с информационными вхо-: дами переключателей тока, первые выходы которых соединены с входами цеп-, ного делителя тока, а вторые - с общей шиной, входы управляемых генераторов тока соединены с выходами аналоговых запоминающих устройств, выходы каждого предыдущего из второй группы элементов ИЛИ соединены с первым входом последующего, а у первого из них входы объединены, выходы всех элементов ИЛИ первой группы и одного элемента И соединены с управляющими входами переключателей тока, первые входы элементов ИЛИ первой группы соединены с выходами преобразуемого кода блока управления, вторые входы - с выходами элементов И, а третьи - с выходами элементов

ЗАПРЕТ и управляющими входами анофоговых запоминающих элементов, информационные входы аналоговых запомина-. ющих элементов соединены с выходом операционного усилителя с дифференци" альным входом, неинвертирующий вход .которого соединен с выходом цепного делителя тока, а инвертирующий -с-. выходом дополнительного запоминающего элемента, выход синхрон-импуль-". сов блока управления соединен с nep" выми входами элементов И и ЗАПРЕТ, 93065!

15 управляющим входом дополнительного аналогового запоминающего элемента и входом синхронизации регистра сдвига, информационный вход регистра соединен с выходом лока управления, а выходы - с вторыми входами элементов

ЗЛЧРЕТ и вторыми входами элементов

ИЛИ второй группы, выходы которых соединены с вторыми входами элементов И (! 1.

Недостатком известного устройства являются ограниченные функциональные возможности, в связи с невозможностью автоматической перестройки на преобразование двоично-десятичных кодов, как например 8-4-2- 1,2-4-2- 1, 4-2-2-i

Цель изобретения - расширение функ циональных возможностей.

locTBBJleHHBR цель достигается тем, что s цифроаналоговый преобразова-. тель с автоматической коррекцией нелинейности по авт. св. 9 809 49 введены три дополнительных переключателя, и по два элемента ИЛИ-НЕ, четыре дополнительных элемента И и элемент НЕ в каждую тетраду, причем выход первого переключателя соединен с первым входом первого дополнительного зпемента И, второй вход которого подключен к входу элемента HE и к первому входу элемента ИЛИ, соответствующему четвертому разряду тетрады, выход первого дополнительного элемента И соединен с первыми входами дополнительных элементов ИЛИ-НЕ, выход второго переключателя подключен к первому входу второго дополнительного элемента И, выход которого соединен с вторыми входами дополнительных элементов ИЛИ-НЕ, выход третьего переключателя подключен к первым входам третьсго и четвертого дополнительных элементов И, выходы которых соединены соответст- . венно с третьим и четвертым входами второго дополнительного элемента

ИЛИ-НЕ, выход элемента НЕ подключен к вторым входам второго, третьего и четвертого дополнительных элементов И, третьи входы второго и третьего дополнительных элементов И соединены с выходом элемента ИЛИ, соответствующего четвертому разряду тетрады, третий вход четвертого дополнительного элемента И подключен к выходу элемента ИЛИ, соответствующего третьему разряду тетрады, вы30

55 ходы первого и второго дополнительных элементов ИЛИ-HE соединены соответственно с третьими входами эл ментов И, соответствующих третьему и второму разрядам тетрады, первые входы переключателей подключены к шине логической единицы, а вторые. входы переключателей - к шине логического нуля.

Принцип работы предлагаемого преобразователя заключается в том, что в зависимости от вида преобразуемого позиционного двоично-десятичного кода происходит выравнивание весовых коэффициентов каждого 1-го разряда,,начиная с младшего, и сумм весовых коэффициентов, определенных из числа i-1 младших по отношению к корректируемому в данный момент разрядов и эталонного.

На чертеже приведена схема предлагаемого устройства.

Подробно раскрыта схема одной тетрады, схемы остальных тетрад эквивалентны. преобразователь солержит цепной делитель 1, тока, переключатели 2 тока, блок 3 управления, управляемые генераторы 4 тока, генератор 5 эталонного тока, аналоговые запоминающие элементы 6, регистр 7 сдвига, первую группу 8 элементов ИЛИ, дополнительный аналоговый запоминающий элемент 9, операционный усилитель

10 с дифференциальным входом, вторую группу 11 элементов ИЛИ,элементы ЗА 1РЕТ 12 и элементы 13 по числу разрядов: по четыре дополнительных элемента И 14, по два элемента

ИЛИ-НЕ 15 и по элементу HE 16 на каждую группу из четырех смежных разрядов (тетраду) преобразуемого кода, переключатели 17 выбора вида преобразуемого кода.

Выходы управляемых генераторов 4 тока и генератора 5 эталонного тока соединены с информационными входами переключателей 2 тока, первые выходы которых соединены с входами цепного делителя 1 .тока, а вторые — с общей шиной, Входы управляемых генераторов 4 тока соединены с выходами аналоговых запоминающих устройств 6. Выходы каждого предыдущего из второй группы 11 элементов ИЛИ соединены г пепвым входом последующего,а у первого из них входы объединены. Выходы всех элемен5 . 9306 тов ИЛИ первой группы 8 и одного элемента И 13 соединены с управляющими входами переключателей 2 тока.

Первые входы элементов ИЛИ первой группы 8 соединены с выходами преобразуемого кода блока 3 управления, вторые входы - с выходами элементов

И 13, а третьи — с выходами элементов ЗАПРЕТ 12 и управляющими входами аналоговых запоминающих элементов 6. Информационные входы аналоговых запоминающих элементов 6 соединены с выходом операционного усилителя 10 с дифференциальным входом, неинвертирующий вход которого соединен с выходом цепного делителя 1 тока,а инвертирующий — с выходом дополнительного запоминающего элемента 9. Выход синхрон-имульсов блока

3 управления соединен с первыми входами элементов И 13 и ЗАПРЕТ 12, уп-. равляющим входом дополнительного аналогового запоминающего элемента 9, и входом синхронизации регистра 7, сдвига. Информационный вход регистра 7 сдвига соединен с выходом блока 3 управления, а выходы - с вторыми входами элементов ЗАПРЕТ 12 и вторыми входами элементов ИЛИ второй группы 11, выходы которых соеди- зо нены с вторыми входами элементов И 13.

В каждой тетраде выход первого элемента ИЛИ-НЕ15 соединен с третьим входом элемента И 13, соответствущего третьим разрядам тетрады. Выход

35, второго элемента ИЛИ-НЕ 15 соеди- . нен с третьим входом элемента И 13, соответствующего вторым разрядам тетрады. Первые входы элементов ИЛИ- .

НЕ 15 соединены с выходом первого дополнительного элемента И 14, первый вход которого соединен с выходом первого переключателя 17. Вторые входы элементов ИЛИ-НЕ l5 соединены с выходом второго дополнительного элемента И 14, первый вход которого соединен с выходом второго переключателя 17.

Третий вход второго элемента ИЛИ« НЕ 15 соединен с выходом третьего дополнительного элемента И 14,первый вход которого соединен с выходом тре" тьего переключателя 17. Четвертый вход второго элемента ИЛИ-HE 15 соединен с выходом четвертого дополнительного элемента И 14, первый вход которого соединен с выходом третьего переключателя 17. Второй вход первого до51 6 полнительного элемента И 14 и вход элемента НЕ 16 соединены с выходом элемента ИЛИ 11 второй группы, соответствующего первому разряду старшей по отношению к описываемой тетрады, а вторые входы остальных трех дополнительных элементов И 14 соединены с выходом элемента НЕ 16.

Третьи входы второго и третьего элементов. И 14 соединены с выходом элемента ИЛИ 11, соответствующего четвертому разряду тетрады. Третий вход четвертого элемента И.14 соеди-. нен с выходом элемента ИЛИ ll, соответствующего третьему разряду тетрады. Первые входы переключателей, 17 подключены к шине логической единицы, а вторые входы переключателей

l7 - к шине логического нуля.

Устройство работает следующим образом.

Положение переключателей 17, при котором на всех их выходах сигнал логического нуля соответствует режиму преобразования двоичных позицион ных кодов. Положение,при котором на

t выходе первого переключателя 17 сигнал логической единицы, а на остальных выходах переключателейлогический нуль, соответствует режиму преобразования двоично-десятичных кодов вида 8-4-2-1. Положение, при котором на выходе второго переключателя 17 - сигнал логичес- кой единицы, а на остальных выходах переключателей - логический нуль, соответствует режиму преобразования двоично-десятичных кодов вида

2-4-2-1. Положение, при котором на выходе третьего переключателя 17сигнал логической единицы, а на остальных выходах переключателей - логический нуль, соответствует режиму преобразования двоично-десятичнмх кодов вида 4-2-2-1.

При преобразовании позиционных двоичных кодов в режимах "Коррекция" и "Преобразование" сигналы на выходах всех дополнительных элементов Й 14 соответствуют логическому нулю, а сигналы на выходах элементов ИЛИ-НЕ 15 - логическойединйце.

В режиме "Коррекция" блок управ-ления прекращает выдачу преобра» рвзувмых кодов, и на соответствующих выходах устанавливаются напряжения, соответствующие логическому нулю. Одновременно на выходе устройства управления, соединенном с

7 93065 информационным входом регистра сдвига, появляется импульс, устанавливающий младший разряд регистра сдвига в единичное состояние. Цикл коррекции занимает М тактов (N-разрядность ЦАП). 8 каждом такте единица, записанная в регистр сдвига сдвигается на один разряд в сторону старших разрядов.

8 первом такте коррекции, пока !О существует синхрон-импульс, сигналы, соответствующие логической единице, присутствуют на выходах последнего элемента ИЛИ второй группы

11 и первого элемента И 13. При 15 этом ток генератора 5 эталонного то" ка подается на вход делителя 1 тока и разрешается запись напряжения в дополнительный аналоговый запоминающий элемент 9. На входе 2о элемента 9 устанавливается напряжение

К (1 К+ е}

О 0 . +

25 где 1 — ток генератора 5 эталонного тока; ((— коэффициент передачи тока генератора 5 эталонного тока на выход делителя

1, имеющий размерность сопЗО ротивления;

К- К+ - к э фициент усиления операционного усилителя 10 по инвертирующему и неинвер= тирующему входам соответ- З5 ственно; е - ЭДС смещения операционно-. го усилителя 10.

После окончания синхрон-имульса генератор постоянного тока отключа- 4о ется ат входа цепного делителя 1 тока. Сигналы, соответствующие логической единице, возникают на входах элемента ЗАПРЕТ 12 и элемента

ИЛИ первой группы 8 соответствующих 45 младшему разряду ЦАП, и на управляющем входе аналогового запоминающего элемента &, соединенного с управляемым генератором тока этого разряда 50

На аналоговом запоминающем элементе 6 . младшего разряда устанавливается напряжение, сводящее к нулю разбаланс напряжений на входах one" рационного усилителя 10. При этом 55 где К1- коэффициент передачи тока младшего разряда на выход цепного делителя

Таким образом, напряжение, создаваемое на выходе ЦАЧ генератором 4 тока младшего разряда, становится равным напряжению, создаваемому генератором 5 эталонного тока.

С приходом очередного синхрон-импульса с блока управления единичный сигнал возникает на выходе второго разряда регистра 7 сдвига. Единичный сигнал возникает на выходах двух последних элементов ИЛИ второй группы 11, двух первых схем И 13, таким образом, переключатели тока младшего раз ряда и эталонного тока обеспечивают передачу этих токов на вход цепного делителя 1. Разрешается запись в дополнительный аналоговый запоминающий элемент 9, и на нем устанавливается напряжение

Ц «(Д g, Р „4Š— „, После окончания синхрон-импульса устанавливается уровень, соответствующий логической единице на втором элементе ЗАПРЕТ 12 и втором элементе ИЛИ первой группы 8, соответствующих второму разряду. Ток второго управляемого генератора 4 тока подается на вход цепного делителя 1 тока, а генератор 5 эталонного тока и управляемый генератор 4 тока младшего разряда отключаются переключателями 2 тока от цепного делителя 1 тока. Разрешается запись в аналоговый запоминающий элемент б второго разряда и устанавливается сигнал управления генератором 4 тока такой, что

k +

О „= К =О egg y, где К - коэффициент передачи тока второго разряда на выход цепного делителя

Аналогичным образом в каждом очередном i ì такте коррекции во время существования синхрон-импульса в дополнительном аналоговом запоминающем элементе 9 запоминается напряжение, равное (с точностью до ЗДС смещения операционного усилителя 10 и идентичности его коэффициентов передачи по разным входам) сумме весовых коэ4кЬициентов всех младших

i-1 разрядов и эталонного, а после окончания синхрон-импульса яа анало651 10 но на его выходе сигнал также соответствует логической единице, а на выходах элементов ИЛИ-kE 15 появляется сигнал логического нуля. При этом генераторы 4 тока второго и тре тьего разряда первой тетрады отключаются от цепного делителя 1 тока, а на входе элемента 9 устанавливается напряжение

"А= о"О И "И+ 41 "41+ К+ =

9 930 говом запоминающем элементе б i-ro разряда устанавливается такое напряжение, что весовой коэффициент этого разряда равен

1-1

3;K1= K 3.К-++30ÊÎ= Эоу оо оо 1ри этом ошибки, вызванные ЭДС смещения и неидентичностью коэффициентов передачи по разным входам операционного усилителя 10, е каждом такте компенсируются. . 1осле М. тактов коррекции токи во всех разрядах устанавливаются такими, что весовые коэффициенты всех 1з разрядов пропорциональны целой степе" ни двух независимо от параметров отдельных элементов, Устройство 3 управления автоматически переходит е режим "преобразование". При этом 20 на входы преобразуемых кодов устроястеа 3 управления поступают коды, подлежащие декодированию. Через элементы ИЛИ первой группы 8 эти коды поступают на управляющие 25 входы переключателей 2 тока. Нап-ряиение на выходе цепного делителя при этом пропорционально числу, представленному входным позиционным двоичным кодом 36

"ВЬ 0 "О ?

1=1 где с = (0,1) - значение i-го разряда преобразуемого кода °

И

Значит, обеспечивается линейность преобразования независимо от конкретных характеристик (в частности, их точности изготовления)генераторов 4 тока, токовых ключей 2 и дискретного делителя тока.

11ри преобразовании двоична-десятичных кодов вида 8-4-2-1 в режиме "Кор45 рекция" весовые коэффициенты разрядов первой тетрады подбираются пропорциональными 2 "., i = 1-:4, но при подборе веса младшего разряда следующей тетрады с приходом соответствующего синхрон-импульса возникает сиг

56 нал логической единицы, на выходе элемента ИЛИ 11, который связан с вторым входом первого дополнительного элемента И 14. В этом режиме на первом входе первого дополнительного элемента И 14 подается сигнал логической единицы с выхода первого переключателя 17 и, следователь(30 0 Ç0Ê0 8 З(ро+е, =(ОЭок +е где Э„, 34 токи генераторов 4 тока первого и четвертого., разрядов первой тетраАы в

К „, К „- коэффициенты передачи этих токов на выход цепного делителя 1 тока.

1осле окончания синхрон-импульса генератор 5 эталонного тока и генераторы 4 тока первого и четвертого разрядов отключаются от входа цепного делителя 1 тока. Сигналы, соответствующие логической единице, возникают на выходах элемента ЗА :1РЕТ 12 и элемента ИЛИ 8 первой группы, соответствующих младшему разряду второй тетрады (пятому двоичному разряду), и на управляющем входе анало"

roeoro запоминающего элемента 9, соединенного с генератором тока этого разряда. На аналоговом запоминающем элементе младшего разряда второй тетрады устанавливается напряжение, сводящее к нулю разбаланс напряжений на входах операционного усилителя 10. 1ри этом

egg =>gy< = g „- =(O3 K где 3.1 2- ток младшего разряда второй тетрады;

К1 его коэффициент передачи на выход цепного делителя.

Таким образом, напряжение, создаваемое на выходе ЦАП генератором тока младшего разояда второй тетрады в десять раз больше напряжения, создаваемого генератором 5 эталонно- го тока.

С приходом следующего синхронимпульса к входу цепного делителя тока подключаются генераторе 4 тока первого и четвертого разряда первой тетрады, nepeoro разряда второй

51 12 Ььб о о „

0 ос

1-1 -1

1 "1 о"о+ - + ед"ед е "e-= j о о „ «„едед „е е4 °

-- 05 1-" K

0 О

После й=4; тактов коррекции токи ао всех разрядах устанавливаются такими, что весовые отношения каждого

so.

1-ro разряда 1-й тетрады пропорциональны 101 -2" 1 независимо от параметров отдельных элементов.

Устройство управления автоматически переходит в режим Чреобразование".

При этом на входы преобразу Жых кодов устройства управления поступают двоично-десятичные коды вида S-4-2-1, Jl 9306 тетрады и генератор 5 эталонного тока. Разрешается запись в дополнительный аналоговый элемент, и на нем устанавливается напряжение

"„" ." .„-"„ ",„"„ щ е) „, =

К=(3 к 3 К +83 К оэ х е — „, =

К= о о Е1

16

После окончания синхрон-импульса устанавливается уровень, соответствующий логической единице на элементе

ЗАПРЕТ 12 и элементе ИЛИ первой группы 8,соответствующих второму разряду второй тетрады.Ток второго управляемого генератора тока второй тетрады подается на вход цепного делителя 1, а все остальные генераторы тока отключаются переключателями тока от цепного делителя 1 тока. Разрешается записе в аналоговый запоминающий элемент второго разряда второй тетрады и устанавливается сигнал управления генератором тока такой, что

И „1„= - = -Е= аЗ К„.

Аналогичным образом-в каждом оче-редном такте коррекции разряда j-ой тетрады во время существования синхрон-импульса в дополнительном аналоговом запоминающем элементе 9 запо" минается напряжение

U =(З„К - О - +е)"

К где 1=--1-:4;,1=1-:m; m - число тетрад.

После окончания синхрон=импульса на аналоговом запоминающем элементе 1-го разряда 1-й тетради устанав о ливается такое напряжение, что весовой коэффициент этого разряда равен подлежащие декодированию. Через элементы ИЛИ первой группы эти коды поступают на управляющие входы переключателей тока, Напряжение на выходе цепного делителя при этом пропорционально числу, представленному входным двоично-десятичным кодом где N - значение j -го разряда преобj разуемого двоично-десятичного кода;

m - число тетрад преобразуемого кода.

Следовательно, обеспечивается линейное преобразование двоична-десятичных кодов вида 8-4-2- l.

При преобразовании двоично-десятичных кодов вида 2-4-2-1 на первом входе второго дополнительного элемента И 14 подается сигнал логической единицы с выхода второго переключателя. При коррекции .токов генераторов

4 первых трех разрядов первой тетрады их весовые коэффициенты подбираются равными целым степеням двух (2, 2 " и 2 ). В такте коррекции о четвертого разряда первой тетрады сигнал логической единицы появляется на четвертом выходе регистра 7 сдвига, на выходе соответствующего элемента ИЛИ второй группы 11 и на выходе второго дополнительного элемента И 14. При этом сигналы на выходах элементов ИЛИНЕ 15 соответствуют логическому нулю, и во время су ществования синхрон-импульса генераторы 4 тока второго и третьего разряда первой тетрады отключаются от цепного делителя 1 тока, а íà входе элемента 9 устанавливается (не учитывая инструментальные ошибки, которые компенсируются в каждом такте) напряжение

"А= о"o è "я= о"о.

После окончания синхрон-импульса генератор эталонного тока и генератор 4 тока первого разряда отключаются от входа цепного делителя 1 тока. Сигналы, соответствующие логи" ческой единице возникают на выходах элемента ЗАПРЕТ 12 и элемента ИЛИ первой группы 8, соответствующих чет. вертому разряду тетрады, и на управ13

9306 ляющем входе аналогового запоминающего элемента 6, соединенного с генератором тока этого разряда. На аналоговом запоминающем элементе 6 четвертого разряда первой тетрады устанавливается напряжение сводящее

r к нулю разбаланс напряжений на входах операционного усилителя 10. При этом

ОВЫ ОА 34.„К.И ИО О1 где 34„- ток генератора четвертого разряда первой тетрады;

К „- его коэффициент передачи на выход цепного делителя. 1S

С приходом следующего синхрон-импульса возникает сигнал логической единицы на выходе элемента ИЛИ ll, соответствующего первому разряду. второй тетрады, а на выходе элемента

НЕ 16 и, следовательно, на выходе второго дополнительного элемента

И 14 сигнал соответствует логическому нулю. Чри этом на выходах элементов ИЛИ-НЕ 15 - логическая единица, к входам цепного делителя 1 тока подключается генератор 5 эталонного тока и генераторы 4 тока всех четырех разрядов первой тетрады, разрешается запись в дополнительный аналоговый элемент 9, и на его входе устанавливается напряжение

4.

О =3 К аР3 К- =3K +Э Ка13ф4

1=1 1

51 14

Ряда )-1 тетрады во время существования синхрон-импульса на дополнительном аналоговом запоминающем элементе 9 запоминается напряженпе

3-1 4

1-1

А о о 1Е*1 Ед Е "е.

* ед «, е е. при 11,2,3 .или ,1-1 4 1-1 ф, 0"0 + ВД"ЕА 1.,ПР11 1=4 е--1 е-1 ЕА Е=

Koþ " 6Д 01,.)О -,. ПРИ 1= .

3-s.

Э.

После N =4m (и - число тетрад1 тактов коррекции устройство управления автоматически переходит в режим Преобразование". Информация, представленная в двоично-десятичных кодах вида 2-4-2-1 поступает на входы поеобразчемых кодов. Через элементы

ИЛИ пеов и группы эти коды поступают на управляющие входы переключателеи трка. Напряжение на выходе цепного делителя при этом пропорционально числу, представленному входным двоично-десятичным кодом

После окончания синхрон-импульса на аналоговом запоминающем элементе

l-го разряда j-й тетрады устанавется такое напряжение, что весовой коэффициент этого разряда равен

+%ЗОЛЛО+ Що = 10-АМОКО .

После окончания синхрон-импульса генератор 5 эталонного тока и генераторы 4 тока первой тетрады отключаются от входов цепного делителя 1 ® тока. Сигналы, соответствующие логической единице, возникают на выходах элемента ЗАПРЕТ 12 и элемента

ИЛИ перво" группы 8, соответствующих младшему разряду второй тетрады, 45 и на управляющем . входе аналогового запоминающего элемента 6, соединенного с генератором тока этого разряда. На аналоговом запоминающем элементе младшего разряда второй тетра- 50 ды устанавливается напряжение, сводящее к нулю разбаланс напряжений на входах операционного усилителя

10. Чри этом

ВЫХ 0 "Р .

Аналогичным образом в каждом очередном такте коррекции i-го разСледовательно, обеспечивается линейное преобразование информации, представленной в виде двоично-десятичных кодов 2-4- 2- 1.

При преобразовании двоично-десятичных кодов вида 4-2--2- 1 сигнал логической .единицы с выхода третьего переключателя 17 подается на пер" вые входы третьего и четвертого дополнительных элементов И 14. Чри коррекции токов генераторов 4 первых двух разрядов первой тетрады их весовые коэффициенты подбираются соот- ветственно равными 2О и 2". В такте коррекции третьего разряда первой тетрады сигнал логической единицы появляется на выходе соответствующего элемента ИЛИ 11 и на выходе четвертого дополнительного элемента

И 14, а сигнал логического нуля - на выходах второго элемента ИЛИ-НЕ 15, элемента И и элемента .ИЛИ первой

15 группы 8, соответствующих второму разряду первой тетрады, и во время существования синхрон-импульса его генератор 4 тока отключен от входа цепного делителя 1 тока. Разрешается запись в дополнительный аналоговый запоминающий элемент 9,и на нем (не учитывая компенсирующиеся в каждом такте инструментальные ошибки, вносимые операционным усилите- 10 лем) устанавливается напряжение

UA О"О 31!К!! 2-1ОКО °

После окончания синхрон-импульса генератор 5 эталонного тока и генера15 тор 4 тока первого разряда отключаются от входа цепного делителя 1 тока. Сигналы, соответствующие логической единице, возникают на выходах элемента ЗАПРЕТ 12 и элемента ИЛИ первой

20 группы 8, соответствующих третьему разряду тетрады, и на управляющем входе аналогового запоминающего элемента 6, соединенного с генератором тока этого разряда, разбаланс напря- 2

25 жений на входах операционного усилителя 10 сводится к нулю, и при этом ВЬЮ Ь "

=93 к

С приходом следующего синхрон-им30 пульса сигнал логической единицы возникает на выходе третьего дополнительного элемента И 14, сигнал логического нуля на выходе второго элемента

ИЛИ-НЕ 15 сохраняется, и генератор 4 тока второго разряда опять отключен от входа цепного делителя 1 тока, запись в дополнительный аналоговый элемент 9 разрешается, и на его еходе устанавливается напряжение

9306

ЬП! 1 <й-

Аналогичным образом в ка аждом очеТВКТе коррекции 1-го разряда 3-й тетрады во время существова 0 н ния синхрон импульса на дополнительом аналоговом запоминающем элементе

9 запоминается напряжение

3-s 4

3 к ФЯ Q Зедкрд+3 . К пРи Ж;

g- Ü1 4j>

- д +

3 К©+@ß 3®K +Я3 К,пРИ1И. = Е=.! * Е=„Е1 Е;

После окончания синхрон-импульса на аналоговом запоминающем элемен$0 те 1-го разряда j-й тетрады устанавливается такое напряжение, что весовой коэффициент этого разряда равен

"Д 0"О . 1 "« М З

После окончания синхрон-импульса возникают сигналы логической единицы на выходах элементов ЗАПРЕТ 12 и

ИЛИ первой группы 8, соответствующих четвертому разряду первой тетрады и на управляющем входе аналового запоминающего элемента 6, соединенного с генератором 4 тока этого разряда, разбаланс напряжений на входах операционного усилителя 10 сводится к нулю и при этом

0 еьВ=зи К и= ООКО

8 пятом такте корректируется млад- ший разряд второй тетрады. При этом сигнал логического нуля возникает на выходе элемента HE 16 и на выхо51 16 дах третьего и четвертого дополнительных элементов И 14, а на выходах элементов ИЛИ-НЕ 15 сигнал соответствует логической единице. К входам цепного делителя тока подключаются .генератор 5 эталонного тока и генераторы 4 тока всех четырех разрядов первой тетрады, раз-решается запись в дополнительный аналоговый элемент 9 и на его вхоf де устанавливается напряжение

U@M>K> 53 1; =3 k +Д К + К 1Ц К оО оо оо ор 43ОКО = 1озокоПосле окончания синхрон-импульса генератор 5 эталонного тока и генераторы 4 тока первой тетрады отклюкаются от входа цепного делителя 1 тока. Сигналы логической единицы возникают на выходах элемента

ЗАПРЕТ 12 и элемента ИЛИ первой группы 8, соответствующих младшему pe3pR ду второй тетрады, и на управляющем входе соответствующего ему аналогово-! го запоминающего элемента 6, соединенного с генератором тока этого разряда. -Ha аналоговом запоминающем элементе младшего разряда второй тетрады устанавливается напряжение, сводящее к нулю разбаланс напряжений на входах операционного усилителя. При этом К . 3-1 1=1„ „Ь

После И - 4m (m - число тетрад) тактов коррекции устройство управ30651 18 му разряду тетрады, выход первого дополнительного элемента И соединен с. первыми входами дополнительных элементов ИЛИ-НЕ, выход второго переклю . чателя подключен к первому входу второго дополнительного элемента И, выход которого соединен с вторыми входами дополнительных элементов ИЛИ-НЕ, выход третьего переключателя подклю1О .чен к первым входам третьего и четвертого дополнительных элементов И, выходы которых соединены соответатвенно с третьим и четвертым входами второго дополнительного элемента д ИЛИ-НЕ, выход элемента НЕ подключен к вторым входам второго, третьего и четвертого дополнительных элементов;

И, третьи входы второго и третьегддополнительных элементов И соеди-

20 иены с выходом элемента ИЛИ, соответствчюшего четвертому разряду тетрады, третий вход четвертого дополнительного элемента И подключен к выходу элемента ИЛИ, соответ2З ствующего третьему разряду тетрады, выходы первого и второго дополнительных элементов ИЛИ-НЕ соединены соответственно с третьими входами элементов И, соответствующих треть30 ему и второму разрядам тетрады, первые входы переключателей подключены к шине логической единицы, а вторые входы переключателей - к шине логического нуля..

И

Источники информации, принятые во внимание при экспертизе

Цифроачалоговый преобразователь с автоматической коррекцией нелинейности по авт, св. I 809549, о т л .ич а ю шийся тем, что, с целью расширения функциональныХ возможностей, в него введены три дополнительных переключателя и по два we.мента ИЛИ-НЕ, четыре дополнительных элемента И и элемент НЕ в каждую тетраду, причем выход первого переключателя соединен с первым входом первого дополнительного элемента И, второй вход которого подключен к входу элемента НЕ и к первому входу эле" мента ИЛИ, соответствующему четверто17 9 ления автоматически переходит в режим "Преобразование". Информация в виде двоично-десятичных кодов типа

4-2"2- 1 поступает на входы npeofpaзуемых кодов устройства 3 управления. Через элементы ИЛИ первой группы 8 эти коды поступают на управляющие входы переключателей 2 тока.

Напряжение на выходе цепного делителя 1 тока при этом пропорционально числу, представленному входным двоично-десятичным кодом „„=э,и„а

Следовательно, обеспечивается линейное преобразование информации, представленной в виде двоично-десятичных кодов 4-2-2- 1. формула изобретения

Авторское свидетельство СССР

У 809549, кл. H 03 К 13/02, 16.04.79 (прототип),