Устройство для формирования адресов табличных функций

Устройство для формирования адресов табличных функций

Иллюстрации

Показать все

Реферат

 

А. В. Смирнов и Б. М. Дворепкий (72) Авторы изобретения

Ь

1 (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕССВ

ТАБЛИЧНЪ|Х ФУНКЦИЙ

Изобретение относится к вычислитель- ной технике, в частности к устройствам для формирования адресов табличных функций, и может быть использовано прн пост- . роении специализированных вычислйтелей.

Известно устройство для воспроизве6 дения функций одной переменной, содер жащее регистр аргумента, блок памяти и регистр результата $1), Недостатком устройства является большой объем памяти для представления табличных значений функции.

Известно также устройство, содержащее сумматор, блок памяти, регистр ар гумента, устройство сдвига, последова15 тельно соединенное с регистром аргумента (2).

Недостатком данного устройства asляется большой объем аппаратуры и, в частности, памяти.

Наиболее близкым по своей техничео- кой сущности к предлагаемому является устройство для формирования табличных функций, содержащее регистр аргумента, выходы которого соединены с первыми информационными шинами устройства ° вто рые информационные шины которого под» клилены к первым входам счетчика адрвса, выходы которого соединены с входами блока памяти, выходы которого через регистр результата связаны с первыми входами сумматора, выходы которого цодключены к вторым входам счетчика адрв

m (З).

Недостатком известного устройства является большой объем оборудования из-as фрагментации информации.

11ель изобретения - уменьшение объе ма оборудования, необходимого для воопроизведения табличных значений функщвй, и увеличение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для формирования адре» сов табличных функций, содержащее ре гистр аргумента, выходы которого сое динены с входами аргумента устройства, счетчик адреса, первая группа входовкоторого подключена к адресным входам

932496

3 4 устройства, а выходы к входам блока Из равенства остаточного члена .памяти, регистр результата, входы кото- интерполяиионного полннома Ньютона .рого соединены к выходзм блока памяти, нулевого порядка заданной погрешности а выходы к первым входам сумматора, полУчаем выходы. которого подключены к второй

5 В группе входов счетчика адреса, введены И Ь (3) регистр сдвига, коммутатор, счетчик ша- Звтем по значению Й определяется га„элемент И н триггер знака, причем значение P=gffog>h<(f, где jo f ознавыходы сумматора подключены к. входам чает ближайшее целое, не меньшее q регистра, а вторая группа входов - к le IR TeM самым минимальный шаг Н1 Ц выходам коммутатора, первая группа вхо» llo аргументу табличных значений функдов которого соединена с выходами ре ции f ("лJ для поддиапазона (О, А ) гистра сдвша, а вторая группа входов - Значение А и другие значения А,„ с выходами регистра аргумента, выходы ФМ,Ропределяются в рез3пьтате решенин счетчика шага подключены к управляю- l5 уравнений пжм входам регистра сдвига, а его вход - 1 6

4 к выходу элемента И, первый нкод кото- И . (4)

poro присоединен к первому входу управ». Пол, ренщю так)м образом значения ленин сдвигом устройства, а второй вход - IA .=,ф представляют в обивм случае к выходу триггера знака, вход которого оур полнщазрядные значения аргумента. соединен с выходом знака сумматора, Количество узлов дпн каждого из поддиаа управляющий вход коммутатора, первый, Назонов опреденяют как. второй и третий упрввпяияпне входы сче

А чика адреса подключены соответственно

1+4

»Ю к входу управления коммутацией адреса з5 ф (( устройства и к первоьщ второму и третьему входам управления счетом устройства; при hA< А -О

В предлагаемом устройстве для фор . фА А -А миров&Вин адресов табличных функций зна» ее» ° e ° е. ° е чения фуикпИй . «раннтся в блоке памяти 5О и А А -А „4 массивами с постоянно-иер4менннм ша° ° ° ° ° ° ° ÔÔ1 ° ° ° ° ° á гом по жачеимо аргумента и постоянным ААьл 1 Ан,швгом 3KI щдресаме Прн етом объем в битах табщщы

Здесь A„, и «Х,Р соответствует смене (массива) значений кендой из функций шага аргумента. При этом щж ка«цаой равен

З5 из функций диапазон изменения аргумента, например, (0,1), узловьвси значениями СМ ™СЧ

А г- Т,Р разбивается М поддиапазоныф}, А„), Q,, А ), ..., А Ap,..., . где Ic „,, — - количество эна

fQ, 1!, внутри которых шаг по аргумен ™л чений одной ту табпичных значений функций постоян вз функций при ный и paasblI к-, Н2, .... H Нй. ПОСТОЯ Ни(Ъ ПЕР&» а при переходе кз одного пощрцишзою менном шаге в другой удваивается, Шаг в цощриащ равное количестзоне измйнения аргумента задается как sy ячеек памя ти, занятых табН...= а", (1) личными зна% чениями атой где h» - минимальный шаг, равный целой функции I степени P основания системы счисления

9=)Ьа f f - разрядность (в данном случае целой степени 2), Для реализации постаанно-переменнол;% -P (2) го sera изменения аргумента необходимо

Величина 11 и значения А, 1 I,Р «ранить кроме того, значения аргумента рассчитываются, исходя из заданной пог- А 8 Ц, соответствующее смене решности g приблизхения функща g (Х) . 55 подднапаэона, и коды узлов (А„,, кото —

Например, для функции с монотонно убы- рые Определяются как вакшпвс модулем производной J f (Х)! - СА, .+ <А„) + I„+ 1, (5) по следуюшей методике, raeCAo1 xag, соответствукзцнй адресу расположения нулевого узла аргумента ,в блоке памяти, для чего необходим объем памяти в битах, равный ЬЧ „=2сЯ . . Выигрыш в объеме памяти прн постоянно-переменном шаге по сравнвнюо с ною- S тоянным шагом оценивается для каждой из функций отношением У

3-(« И а г. )е щ i. +2 R, Пусть, напра сер, необходмо вычис 1З

ФУшсп по " фу, g (0.1) с пор» юешностыо не более $. 2

В соответствии с методикой дпя за данных исходных данных рассчитамы э»»ню й„*ф а, Г»Ы, Н,-h7W-".

6 vq,a=s -сооооооооооо

А 0,1000111 1 100

Ай 0,11001011010

А W,11100110000

А4 0111110011000а

А 0,11111001100

Аа 0,11111111111 т 1ООО1111100

У, -1110111

Х 11010 .,ЗВ .. т 11О1 4

1, -1«

hA, О 10001111100

Ьлй, 0,00111011110

И

hA О 00011010110

h А4 0,00001101000

hAg 0,00000110100я dAg 0,00000110011й Л„ 1ÎÎÎ11111Î1 ч.-лу-10101101101

<А,у--10110100011

<АР 10110110001

<А >10110110101 су 70+ 4 + 4+ Т + i+4 14S7 î is

/ 101457-" 14570 бит. ву ЯР

«100 бит. с*2 2048, Че Те с 20480 бкт.

20480 1,4 (7)

Как видно экономия оборудования в предлагаемом устройстве достигается за счет того, что нескольким значащим аргумента (с учетом заданной точности

Я ) соответствует одна ячейка памяти с табличным значением функции. Это новвопяет, в отличие от прототипа, табличные функции упаковывать плотно по адре5 932496 6 сам одно за другим (т. е. устраняется фрагментация памяти), образуя непрерывный массив информап пс. Коэффипиент эка помин оборудования:.;дается формулами (6) и (7).

На чертеже изображена функциональная схема устройства для формирования адресов табличных функций.

Устройство содержит регистр 1 аргу» мента, коммутатор 2, сумматор 3, ре гистр 4 сдвща, счетчик 5 шага, элемент И 6, триггер 7 зюкв, счетчик 8 адреса, блок 9 памяти, регистр 10 результата, входы 11 аргумента устрой ства, адресные входы 12 устройс аа, аерааее и вторые входы счетчика адреса соответственно 13 и 14, . первый, вто рой, третий, четвертый, пятый уьравляю шие входы устройства, соответстввиио 1S -19, первый. второй и третий управляххцие входы счетчика адреса, соо . ветственно 20 - 22.

Счетчик 8 адреса может быть выполнен, например, на триггерах, как рвверсивный счетчик, у которого первый управпявжнй вход - вход +1, втарой управлякепнй hxog - вход +2, а треСчетчик адреса обеспечивает прием

; информации по одному ю двух нащювле ний: илн с адресных входов 12 устройсм ва, или с выходов сумматора, т. е счет чик 8 адреса может работать как рв гнстр.

Регистр сдвига может быть построен, например, на триггерах, юж на элементах И, но в последнем случае на вго юв ходах необходмо поставить схемы с намятыо", так как сумматор 3 предцо-. лагается комбинационного тета.

Рассматриваем работу устройства фор мирования испопнительных адресов табличных функций на пратера реализации функция с монотонно убывакшпм модулеМ производной.

В исходном состоянии счетчик 5 шага обнулен, счетчик 8 адреса тоже, состояние остальных элементов произвольно.

В устройстве дпя формироващм адрьсов табличных функций аргумент X no входам 11 аргумента пересылается на регистр 1 аргумента.

На счетчик 8 адреса по адресным входам 12 устройства пересылаетса ад ресная часть ксманды функция, означакв» щая вычисление функции от аргументами.

Содержшсое счетчика 8 адреса являбтся исполнительным адресом, по которому находится в памяти первое узловое

7 93 значение А, соответствующее поддиапазону (О,А1 3 изменения аргумента. По содержимому счетчика 8 адреса из блока

9 памяти на регистр 10 результата выбирается первое узловое значение аргумента А, которое поступает на первую группу входов сумматора 3. Одновременно на вторую группу входов сумматора 3 с выходов коммутатора 2, по сигналу логической 1 с управляющего входа 16 устройства, поступает содержимое регист ра 1 аргумента, и на сумматоре 3 вычисляется разность (х-А ), при этом значение знакового разряда сумматора 3 фиксируется триггером 7.

Если знак (х-А ) минус", на триг гере 7 фиксируется логический 0 . На управляющий вход 15 устройства подаеъ ся сигнал "логическая 1, на вход счет чика 5 шага элемента И 6 поступает логический О, состояние счетчика не изменяется, счетчик обнулен. На третий управляющий вход 22. счетчика 8 адрьса с управляющего входа 19 устройства подается сигнал»2 . Содержимой счетчика уменьшается на два - это исполнительный адрес, по которому из блока 9 памяти считывается значение аргумента

Ао, последнее заносится иа регистр 10 результата и поступает на первые входы сумматора 3, где определяется разность (x«A ), она передается и запоминается в регистре 4 сдвига.

На первый управляющий вход 29 счетчика 8 адреса поступает сигнал +1 из блока 9 памяти считывается код узлового .значения аргумента < Ао>, который поступает через регистр 10 результата на первые входы сумматора 3. На управляюшие входы 16-19 устройства . подают сигнал логический 0". Коммутатор 2 пропускает на второй вход сум матора информапзпо с выходов регистра

4 сдвига, происходит сложение, информация с выходов сумматора передается на счетчик 8 адреса, по содержимому последнего из блока 9 памяти выбирается значение функции f($), которое заносится на регистр 10 результата.

Если знак разности (х А ) «плюс», триггер 7 фиксирует логическую 1

На управляющий вход 15 устройства подают сигнал "логическая 1», элемент И 6 выдает на вход счетчика 5 шага .сигнал +1, содержимое счетч эка увеличивается на единицу. На вто рой управляющий вход 21 счетчика 8 адреса подают сигнал +2, считываеч ся значение аргумента А, которое че2496 Я

5

45 рез регистр 10 результата поступает на первые входь| сумматора 3, при этом на вторые входы сумматора через коммутатор 2 подают значение аргумента Х . Определяется разность (х-А,).

Если ее знак +, то он фиксируется триггером 7, как логическая 1», На управляющий вход 15 устройства подают сигнал логическая 1". С выходи элемента И 6 в счетчик 5 шага выдается сигнал +1 и т. д. до полного перебора узловых значений А,(1"= It Р ),или пока не будет найдена отрицательная разность (х-А ).

В последнем случае на третий управлякяций вход 22 счетчика 8 адреса поотупает сигнал -2 . По содержимому счетчика иэ блока 9 памяти считывается значение аргументе А . и поступает через регистр 10 результата на первые входы сумматора 3, при этом на вторые входы сумматора через коммутатор 2 подается значение аргумента Х . Определяется разность (х-А .,), в регистре 4 сдвига эта разность сдвигается на (t -1) разрядов (содержимое счетчика 5 шага в данном случае равно 1-«1) и запоминается на его выходах. Далее на первый управляюший вход 20. счетчика 8 адреса подается сигнал +1, считывается к0д узлового значения аргумента <А, котсфый передается через регистр 10 ре зультата на первые входы сумматора 3.

На управлйюпае входы 16 19 устройства подается сигнал «логический О». Каммутатор 2 пропускает на вторые входы сумматора 3 информацию с выходов регистра

4 сдвига. Происходит сложение, результат которого передается на счетчик 8 адреса.

По содержимому последнего из блока 9 памяти выбирается значение фущДдщ fQ) которое заносится на регистр 10 результата.

Для функций .с монотонновозрастаю» шей производной к (Х процесс формирования исполнительного адреса (содержимсьго счетчика 8 адреса) сводится к описанному при определении знака разности (А «).

Такю образам, использование в предлагаемом .устройстве формирования адресов табличных функций с . постоянным шагом по адресам и постоянно-переменным шагом по аргументу дает экономию объема оборудования. Для элементарных тригонометрических функций экономия объема оборудования приблизительно равна

20-40%.

96

9 9324

Кроме того, расположение информации со значениями функции сплошным масси вом позволяет применять команды группового обмена, что увеличивает в итоге быстродействие специализированных UBM.

Формула из обретения

Устройство для формирования aapecos табличных функций,. содержюцее регистр аргумента, входы которого соединены с входами аргумента устройства, счетчик адреса, neysaa.rðóèna входов кото рого подключаю к адресным входаМ уст д ройства, а выходы к входам блока памяти, регистр результата, входы которого лод. соединены к выходам блока памяти, а выхады к первым входам-сумматора, выходы которого подключены к второй группе входов счетчика адреса, о т л и ч а ющ е е с я тем, что, с целью экономии объема оборудования и .увеличения про изводительности устройства, в него вве дева регистр сдвига, каамутатор, счет чик wars, элемент И и триггер знака, лричем выходы сумматора подключены к входам регистра сдвига, а вторая группа входов - к выходам коммутатора, первая группа входов которого соединена с выходамн регистра сдвига, а вторая груп1 па входов - с выходами регистра аргу мента, выходы счетчика шага подключены к управляюшим входам регистра сдви

ra, а его вход - к выходу элемента И, первый вход которого присоединен к пер вому входу управления сдвигом устрой ства, а второй вход - к выходу триггера знака, вход которого соединен с выхо дом знака сумматора, а управляюпщй вход коммутатора, первый, второй и . третий управиакицие входы счетчика адреса подключены соответственно к входу управления коммутацией адреса устройства и к первсму, второму и третъв му входам управления счетом устрой ствае

Источники информации, принятые во вщваание при экспертизе

1. Крайзмер JLП. Устройство хране ния дискретной информажи. Энергия, 1969, с. 246260.

2. Авторское свидетельство СССР

% 453739, кл. Й 11 С 17/ОО, $974.

Э. Авторское свидетельство СССР

Не S18770, кл. 606 F 9100, 1976. (прототиц) .

932496

Составитель Г. Виталиев

Техред A. Ач Корректор С. Шекмар

Редактор Е. Папп

Филиал ППП "Патент», г. Ужгород, ул. Проектная, 4

Заказ 3785/89 ЧЪцмж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открыт«й

113035, Москва, Ж-35, Рау кжая «аб., д. 4/5