Устройство блочной синхронизации для групповых кодов

Устройство блочной синхронизации для групповых кодов

Иллюстрации

Показать все

Реферат

 

(72) Автор изобретения

А.О.Гурдус (7I ) Заявитель

Всесоюзный заочный электротехнический

Ф связи институт (54) УСТРОЙСТВО БЛОЧНОЙ СИНХРОНИЗАЦИИ

ДЛЯ ГРУППОВЫХ КОДОВ

Изобретение относится к системам связи и может использоваться для

Г блочной синхронизации систем передачи информации, применяющих смежно- групповые коды.

Известно устройство цикловой синхронизации, содержащее последователь" но соединенные блок определения синдромов,опознаватель синдромов синхросигнала, элемент задержки, элемент совпадения, элемент обьединения, накопитель,ошибок, генератор цикловых импульсов и элемент запрета, выход которого подключен к второму входу накопителя ошибок, к второму входу

3э элемента запрета подключены второй вход элемента совпадения и вход элемента задержки, а также опознаватель синдромов исправляемых ошибок, вклюЭО ченныи между входом опознавателя синдромов синхросигнала и вторым входом элемента объедине" ния C3).

Недостатком данного устройства является сохранение высокой вероятности ложной синхронизации °

Известно устройство блочной синхро1 низации для групповых кодов, содержащее последовательно соединенные входной регистр, сумматор и декодер, последовательно соединенные генератор тактовых импульсов и делитель частоты, а также генератор кода, выход которого подсоединен к второму входу сумматора, дешифратор, вход которого подключен к выходу входного регист. ра и элемент И $ 2 ).

Недостаток этого устройства сос- тоит в том, что переход в смежные классы групповых (n, К)-кодов при высокой скорости кода обеспечивает защиту от ложной синхронизации лишь на малом числе несинхронных позиций кодовых блоков.

Цель изобретения - повышение точности синхронизации.

932643

Указанная цель достигается тем, что в устройство блочной синхронизации для групповых кодов, содержащее последовательно соединенные входной регистр, сумматор и декодер, последовательно соединенные генератор тактовых импульсов и делитель частоты, а также генератор кода, выход которого подсоединен к второму входу сумматора, дешифратор, вход ко" о торого подключен к выходу входного регистра, а также элемент И, введены последовательно соединенные дополнительный дешифратор и элемент ИЛИ, а также дискриминатор временного 15 рассогласования, выход которого через элемент ИЛИ подсоединен к второму входу делителя частоты, выход которого подсоединен к объединенным первым входам входного регистра, элемента И и дискриминатора временного рассогласования, второй вход которого объединен с вторым входом weмента И и подключен к выходу дешифра тора, при этом выход элемента И подсоединен к входу генератора кода.

На чертеже изображена структурноэлектрическая схема устройства.

Устройство содержит входной регистр 1, дешифратор 2, сумматор 3, генератор 4 кода, декодер 5, генератор 6 тактовых импульсов, делитель частоты, дополнительный дешифратор 8, элемент ИЛИ 9, дискриминатор 10 временного рассогласования и элемент, И 11.

Устройство работает следующим образом.

При передаче информации используются кодовые блоки, принадлежащие .двум смежно-групповым кодам:(n,Ê )40 коду с низкой скоростью кода R= — C—

К1 +

4 И и (n,K+-коду с высокой скоростью

Ка кода R = — y . При соответствуюЯ. И

45 щем выборе кодов вероятнссть случайного удовлетворения некоторой комбинацией из символов, образованной на стыке двух блоков, принадлежащих одному коду, закону построения другого кода равна нулю.

В начале каждого цикла передачи информации передаются кодовые блоки, принадлежащие некоторому сменному классу циклического (n,Ê ) -кода с низкой скоростью кода, для которых вероятность случайного удовлетворения несинхронных фазовых сдвигоа закону построения кода равна нулю (т.е. равна нулю вероятность ложной синхронизации). Дешифратор 8 с каждым сдвигом информации, накопленной во входном и-разрядном регистре, выдает результаты проверки различных фазовых положений. В синхронном положении на выходе дешифратора 8 появляется единичный сигнал, который фазирует делитель 7 частоты, управляемый генератором 6 тактовых импульсов. При. этом сигнал с выхода делителя 7 частоты кратности 1:и начинает поступать на управляющий вход входного регистра 1, обнуляя его каждые и тактов (по окончании кодового. блока).

После передачи одного или нескольких блоков низкоскоростного кода начинается передача информации кодовыми блоками, принадлежащими некоторому смежному классу циклического (n,Kg)-кода с высокой скоростью кода, для которых вероятность ложной синхронизации равна нулю лишь для нескольКих несинхронных фазовых сдвигов, принадлежащих синхронному положению.

Этим достигается повышение скорости передачи информации, поскольку при постоянстве полосы частот канала связи, за ту же длительность и-символьного блока передается большее число информационных символов.

Дешифратор 2 выдает единичные сигналы (в синхронном режиме), которые поступают на первый вход элемента И 11, на второй вход которого поступают сигналы с делителя 7 частоты.

При отсутствии сбоя синхронизации, на выходе элемента И 11 появляется сигнал, фазирующий генератор 4 кода.

Выходная информации при этом синхронно суммируется с главным элементом смежного класса в сумматоре 3 и декодируется в декодере 5.

При случайном сбое синхронизации на выходе дешифратора 2 единичный сигнал пропадает, если комбинация и символов на стыке кодовых блоков не удовлетворяет закону построения кода. При этом пропадают фазирующие сигналы на входе делителя 7 частоты и выходе элемента И 11 и прекращается обнуление входного регистра 1 и снятие информации с декодера 5. Дешифратор 2 начинает выдавать результаты проверок различных фазовых положений с каждым сдвигом информации, накопленной. во входном регистре

При появлении на выходе дешифратора2

932643 единичного сигнала, свидетельствующего об удовлетворении кодовой комбинации закону постороения кода, сигнал на выходе элемента И 11 появится лишь при одновременном приходе на ее 5 второй вход сигнала с делителя 7 частоты. Этот случай соответствует правильной синхронизации.

Единичные сигналы с выхода дешифратора 2 одновременно поступают на второй вход дискриминатора 10 временного рассогласования, на первый вход которого поступают сигналы с делителя 7 частоты. В дискриминаторе 10 временного рассогласования осуществляется анализ временного положения выходного сигнала дешифратора 2 относительно последнего сигнала, поступившего с делителя 7 частоты. Если это рассогласование составляет 20

= m

I соответствии с временным положением выходного единичного сигнала дешифра- 30 тора 2 и на выходе элемента И 11 появляется сигнал, "разрешающий" снятие информации.

Если же временное рассогласование превышает число сдвигов, при которых 35 вероятность- ложной синхронизации равна нулю, то это означает ложное определение синхронного положения. При этом сигнал на выходе дискриминатора 10 временного рассогласования.от- gp сутствует, перефазирования делителя 7 частоты не происходит и поиск синхронного положения продолжается.

Таким образом, предлагаемое устройство, использующее свойства смежно;ц групповых кодов, позволяет существенно снизить вероятность приема.ложной информации за счет уменьшения вероятности ложной синхронизации как в начале сеанса связи, так и при восстановлении синхронизма при возможных сбоях, при сохранении высокой скорости передачи информации, т.е. ,повысить точность синхронизации.

Формула изобретения

Устройство блочной синхронизации для групповых кодов, содержащее последовательно соединенные входной регистр, сумматор и декодер, последовательно соединенные генератор тактовых импульсов и делитель частоты, а также генератор кода, выход которого подсоединен к второму входу сум матора, дешифратор, вход которого подключен к выходу входного регистра, а также элемент И, о т л и ч аю щ е е с я тем, что, с целью повышения точности синхронизации, в него введены последовательно соединенные дополнительный дешифратор и элемент ИЛИ, а также дискриминатор временного рассогласования, выход которого через элемент ИЛИ подсоединен к второму входу делителя частоты, выход которого подсоединен к объединенным первым входам входного регистра, элемента И и дискриминатора временного рассогласования, второй вход которого объединен с вторым входом элемента И и подключен к выходу дешифратора, при этом выход эле мента И подсоединен к входу генерато ра кода.

Источники информации, принятые бо внимание при экспертизе

Авторское свидетельство СССР

N 569039, кл. H 04 L j/08, 1976.

2. Авторское свидетельство СССР

У498751, кл. H 04 L 7!08, 1973 (прототип) .