Элемент к-значной пороговой логики

Элемент к-значной пороговой логики

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНКЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (iii936428 (6 I ) Яопол н ител ьное к а вт. с вид-ву (22) Заявлено Зl. 10.80 (2l ) 2999069/18-21 с присоединением заявки Мг (23) Приоритет

Опубликовано 15.06.82. Бюллетень № 22

Дата опубликования описания 15.06.82 (51)M. Кл.

H ОЗ К 19/091

9юоударотвеииый комитет

СССР ао делом изобретеиий и открытий (53) УД К 621. 375,,08З(088.8) (72) Автор, изобретения

В. В. Кондратик (71) Заявитель

<54) ЭЛЕМЕНТ К-ЗНАЧНОЙ ПОРОГОВОЙ ЛОГИКИ

Изобретение относится к электронике и автоматике и может быть использовано в цифровых устройствах, а также при построении К- значных логических уст ройств дискретной автоматики.

Известен элемент k -эначной логики, построенный на основе интегральной ижекционной логики (И Л) и выполняющий функцию циклического отрицания

Е(к) = (x+ <) mode(11

Однако данный элемент не обеспечивает реализацию % - значных пороговых функций.

Известен также универсальный многозначный логический элемент инжекционного типа построенный на основе И Л логики и содержащий И Л вентили, тиристоры И Л и источники тока (2 .

Недостатком известного устройства являются узкие функциональные воэмож ности, так как оно реализует только к-зкачные функции двух переменных и не реализует 1с- эначные пороговые функ ции.

Бель изобретения - расширение функциональных воэможностей, а именно обеспечение реализации k начных пороPOBbfX фУНКЦИй, Поставленная цель достигается тем, что в устройство, содержаще И Л вентиль, выход которого соединен с источником тока, транзистор И Л и входЯ ные шины, введены первый формирователь взвешенной суммы, выход которого о через И Л вентиль подключен к выходу второго формирователя взвешенной суммы, входу выходного блока, база транзистора И Л подключена к шине порога, а

15 коллектор к выходу одного иэ формирователей взвешенной единицы, причем входные шины подключены к входам формирователей взвешенных сумм и остальным входам выходного блока.

На фиг. 1 представлена блок-схема элемента k -значной пороговой ложки; на фиг. 2 — элемент четырехзначной пороговой логики, схема; на фиг. 3то же; на фиг. 4 — одна из возможных

8: . 4 весом Ша лля логического уровня 3, переменного XS CeltoBB bkIO ° первая

Il

П 1 взвешенная сумма „х . о 5

Р= Р Р Р=1

Первый формирователь 1 взвешенной суммы формирует на своем выходе эна- п чение первой взвешенной суммы

Р=1 в соответствии с логическими уровйями переменных Мр и требуемыми их весами l

К) р

На входные шины 91 ° .. 9> второго формирователя 2 взвешенной суммы поступают переменные Х =(О, 1,... 1с-1 -аначной логики, необходимые для формирования второй взвешенной суммы

YYl

Q Х -Ю, (где ж - веса переменных

4 d ф,

Х для каждых из логических уровней

g =Х= (О, «,..., ф-Ц. На входные шины 111 ««ä tea% «lm3oo 111 t 11Я у

1(»1 f

f,«Ill поступают входные величины Ч1, 1С- 1 м (- 1 1С-1 ,-. Уп1 ° ° Ч 1 ° Ч ° ° ° Ч п находящиеся в зависимости с переменными (с-4

Х пропорционально их весам и „... ш для каждого логического уровня Х =«,..., Х =Ф»« соответственно, аналогично первому формирователю. 1 взвешенной суммы.

Таким образом, Ч =.Х . u)<. Следовательно, вторая взвешенная сумма Q х u)

1=1 0

= С Ч . Второй формирователь 2 взве

Ы щенной суммы формирует на своем вы» ходе значение второй взвешенной суммы тл у" Ч в соответствии с логическими

Ь1 уровнями переменных Х и требуемыми

l1 их веригами ш . Значение Q 0р;поступа

Р=1 ет с выхода первого формирователя 1 взвешенной суммы на И Л вентиль 3, « на выходе которого формируется значение

S- „g" . При этом необходимо условие

Р» 1

1 С 0 . Источник тока 5 соединен с

1 р, Р

J . выходами И Л вентиля 3, второ мирователя 2 взвешенной суммы и транзистора И Л 6, который выполняет функ1 дию повторителя значения порога Т, велИЧИна K07opol" поступает на входную шину 7 порога. Таким образом, на вход выходногo блока 4 поступает ток, значение которого равно разности между током 5, обеспечивающе1ося иеточником

3 93642 схем выходного блока элемента четырехэначной пороговой логики; на фит. 5 другая из возможных схем выходного блока элемента четырехзначной пороговой логики, 5

Элемент g-эначной пороговой логики содержит первый формирователь 1 взвешенной суммы, второй формирователь 2 взвешенной суммы, И Л вентиль 3, выхотыой блок 4, источник тока 5, трап- lg эистор И Л 6, входную шину 7 порога, I входные шины 81. 8 „91 „,9 „101 "°

«О"„-", l„OI"...-«О„", 11 11"„ ", 11 .. ° 11, 312 ...;12„„, а также выходные шины 131,,13 .

Первый 1 и второй 2 формирователи взвешенных сумм содержат управляемые коммутаторы 14.

Элемент. к- значной пороговой логики работает следующим образом.

Элемент М-еначной пороговой логики содержит И Л вентиль 3, выход которого соединен е источником тока 5, а также транзистор И Л 6, первый 1 и второй 2 формирователи взвешенных сумм, выход; р5 ной блок 4, причем выход первого формирователя 1 взвешенной суммы через И Л вентиль 3 соединен со входом выходного блока 4 и выходом второго формирователя 2 взвешенной суммы. Соединенный с входной шиной 7 порога транзистор

И Л 6 коллектором соединен с выходом одного из формирователей 1 или 2 взвешенной суммы» Также выходной блок 4 и формирователи 1 и 2 взвешенных сумм соединены с входными шинами

На од е ши ы 8; -8 первого формирователя 1 взвешенной суммы поотупают переменные Хр=(0, 1, 2,..., k-1)

1-эначной логики, необходимые для формирования первой взвешенной суммы ! и i, Х, и),где в — веса переменных ð

Р

Р-"1 для каждых из логических уровней е =х (0, 1,.„, g-1) . На входные рины К" 1

101, 10,..., 10,..., 10„,, 10 lpga

«ок„" поступают входные величины И„", 1и 1 К 1 1-4 ик 1 13 ,..., Ип, на ходящиеся в зависимости с переменными х пропорционально. их весам м3,,..., u) „50

P для каждого логического уровня Хр =1,..., Хр +-1 соответственно. Таким образом, 0 =хр.иЯ. Например, если на пятую вход ную шину 8 (p=5) поступает входной логический уровень Xg =3 (i=X =3), то на входную шину 10 необходимо подать

3 входную величину 05-3.Ж, т.е. вход3 ную величину в соответствйи с требуемым

428

6, при Е<Т Yq, при Т+Ч1<7лст+Ч

ap!! T+ Y<

tl 1 m j !l 1 m j

g- 9- : Ц - Я„-Т= ; О -,М -Т (!}.

Р=1 =1 р=1 t= ! E g Q (! =+y 7T,то на вход выход

Р=

I ного блока 4 с источника тока 5 поступает ток, равный разности (1), в противном случае ток на вход выхо яого блока 4 поступать не будет.

Выходной блок 4 предназначен реализова!ь значение выходной функции Z в зависимости от наличия и величины тока на его входе. На входные шины 12 ..., 1"

12,! поступают необходимые значения токов дпя реализации выходной функции

2. Например, на входные. шины 12,,...

12 <1 могут подаваться поро1овые вели- о чины Y.„...Y, при определенном превышении которйх входным током, равным разности (1), на выходе выходного блока 4 формируется соответствующий логический уровень. Условно обозначим

Ill, Я = Е 0 - (/ - Т. Пусть на входные шиР= Р = ны 12„„. 12 буцут поданы следующие величины: на 12 !- 0,5, 1 2„— 1,5, зо

12> — 2,5, 12 - 3 5 и т.д. Тогда значение выходной функции Z может быть

О, прий<0,5, при 1,5>R7r0,5

2, при 2,570 71,5

Зи при 3,57Rr< 2и5

<-1, при 27

Выходная Функция Z может формироваться и другим образом Например на входную шину 12! может подаваться вход ной сигнал Q с произвольным значением логического уровня, и поступать на выход выходного блока 4 при условии 970. В этом случае элемент»< -значной пороговой логики реализует в обобщенном виде следующую функцию и

О,пРн Х Ш -QX иихф

Р Р (4)

G ип и :: Х со - X ш >Т

Р p . Е

Возможны различные матоды формирования значения выходной функции 2. выходным блоком 4 в зависимости от наличия и величины тока на его входе.

Также, на од ой из выходных шин выходного блока 4 может формироваться значение величины !< .

Кроме этого, выход транзистора И Л

6 может быть соединен с выходом первого формирователя 1 взвешенной суммы, (не показано), а не с выходом второго формирователя 2 взвешенной суммы. B э том случае на вход выходного блока 4 поступает ток, величина которого равна

Т+ Q.0 -T„ 4 р !

В этом случае в обобщенном виде

40 элемент 1<-.эначной пороговой логики реализует функцию

О,. при Е<Т+и!1О(;,, f <) .1, при 1+mirl(Nq,...,Y!<<)737Т!3.!

2, пр и Т+ т и и (Ч 1..., (»< „) >Q 3

>T+mdx (V„, Y ) g 1, т зХ(„,...,Ч„„), (ц где !!; m

50 е= х м -ех ш 1=и =(о,,...,И-1», P-4

j-и,= (o,,..., - », пРи Ч ФЧ 4.. ФУ 40

При условии О

3 приведена схема элемента четырехэначной пороговой логики (к=4). В данной схеме первый 1 и второй 2 формирователи взвешенных сумм базируются на управля-, емых коммутаторах 14, на вход каждого из которых поступает переменная. Управляемый коммутатор 14 пропускает на выход ток, значение которого находится в зависимости от логического уровня переменной. Например, если ца входной шине 81 переменная Х. равна нулю, то на выходе соединенного с входной шиной

81 управляемого коммутатора 14 О, если Х, равна логической единице, то на его выходе величина тока, поданного на входную шину 10, если Х1=2, то на

1 его выходе величина тока, поданного на входную шину 10! и если Х.,=3, то на

40

Элемент к- значной пороговой логики, 55 содержащий И Л-вентиль, выход которого

Х соединен с источником токр, транзистор

И Л и входные шины, о т и и ч а юЯ„ шийся тем, что, с целью расшйрения

I 9364 его выходе величина тока, поданного на входную шину 10„. Следовательно, на ь выходе управляемого коммутатора 14 имее тся ток, соответствующий логичес -. кому уровню поступающей на его вход переменной. Так как соответствующие логическим уровням переменной, токи: могут быть установлены произвольного значения, то и может быть установлено произвольное значение отношения выходного тока управляемого коммутатора 14 к логическому уровню, поступающей на его вход переменной, т.е. могут быть заданы произвольные значенйя весов.

Выходы управляемых коммутаторов 14 в каждом формирователе взвешенной суммы соединены, поэтому на выходе каждого из них сформирован ток, величина которого равна суммарному значению выходных токов соединенных управляемых коммутаторов 14. т,е. на выходе каждого иэ формирователей взвешенной суммы имеется ток, величина которого равна соответствующей взвешенной сумме. Таким образом, на выходе первого формирователя 1 взвешенной суммы имеется ток, значение которого равно и

1,)», x м „ „ 0, 1, 2, 3), а на выр= ходе второго формирователя 2 взвешенной

30 суммы имеется ток, значение которого

tl1

Равно П Ха л>1 3= Х1= IO,, 1,3)

1=1

На выходе И,Л вентиля 3 значение

l1 ° 35 тока равно 5- хр щ, а на выходе выP"-1 ходного блока 4 имеетсч ток, значение

3 которого равной=Я, x u) -,)" )(< U3<- Т, P=1

Выходной блок 4 тоже базируется на схеме управляемого коммутатора, только в данном случае на его. выходной шине

13 ток логйческого уровня 3, когда значение тока R больше от каждого из токов Y„, Y+, Y>, поступающих на входные шины 12., 121, 12 соответственно, на его выходной шине 13 ток логического уровня 2, когда Y>)Q) mo)X (у.,у ), на его выходной шине 13< ток логического уровня 1, кот да Al1nP(<,Y„,Ypg>Y„v, на выхогшой шине

13., ноль, когда )(<)п3 п(У„, (, (,,) „Таким образом, элемент четырехзначной пороговой лоГики согласно фйг. 2 и 3 реализует функцию (2). Если О< (., (Ч (У то элемент четырехзначной пороговой логики согласно фиг. 2 и 3 реализует функ

28 8 цию (3). Значение тока )(, поступаю-щего на вход выходного блока 4, определяют на выходной шине 13<.

В случае, если выходной блок 4 базируется на схеме согласно фиг. 4, то на выходной шине 13 при Я70 ток равный току, поступающему на входную шину 121 а при 1<0 равен кулю, т,е. элемент четы« рехзначной пороговой логики согласно фиг. 2 и 4 реализует функци|о (4).

)<огда выход транзистора И Л 6 соединен с выходом первого формирователя 1

1 взвешенной суммы, а не с выходом второго формирователя 2 взвешенной суммы и выходной блок 4 базируется на схеме согласно Фиг. 5. то на выходной шине 13, ток,равный току С,поступающему на

П1 п

5Х.Ю5 С 4 вхопнуюшину12,если " g g с- Х>(Т

Рй

m и равен нулю, если Я (щ

Ер„Р

) т,е. элемент четырехзначной пороговой логики согласно фиг. 2 и 5 реализует следующую функцию

5"

Е (РЕОРО

1=.1 Р=4

1= )и fl

6 пРИ 1(Ш ХР ШР

Р=

ОНВ 1=Х ° 10,а,I1,3), О=Х3-- 0,1, 1,33

Таким образом, предложенный элемент к- начной пороговой логики позволяет реализовать к-значные пороговые функции и, следовательно имеет более широкие функциональные возможности. На базе данного элемента возможно построение вычислительных средств, работающих в произвольной системе счисления, а также возможно реализовать к-эначные функции с меньшими техническими затратами по сравнению с применением известных, аналогично преимущества применения пороговой логики по модулю 2 по сравнению с обычными схемами двухзначной логики.

Логические схемы на базе предлагаемого элемента к-значной пороговой логики более гибки, многофункциональны и экономичны, Формула изобре тения

9 936428 10 функциональных возможностей, в него Источники информации, введены первый формирователь взвешенной принятые во внимание при экспертизе суммы, выход которого через И Л-вен- . тиль подключен к выходу второго форми- g. DaaT.ТсСЬ МОИiva9ued

1, 25,04.я0 тотип ) ° .я (пр

936428 .. б °

° ° \

1 ее- ° - - В ФИ»

Составитель А» Янов

Pe >îp И. Мизровка Техред Л.Пекарь Корректор М.Шароши

° а » МЕВВ а» ВМ ° ф Э

Заказ 4258/7 6 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

11ЗОЗ5, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектнаи, 4