Цифровой измеритель частотно-временных параметров электрических сигналов

Патент 938185

Авторы

Иллюстрации

Показать все

Реферат

(ii 938185

Союз Советских

Социалистнческнк

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б! ) Дополнительное к авт. свид-ву (22) Заявлено 15.12.80 (2) ) 3216869/18-21 с присоединением заявки hk (23) ПриоритетвЂ” (51)М. Кл.

G Ol R 23/00

G 04 F IO/04

ЙоуларотоаеыЯ конитет

CCCP ао делан изобретеииЯ н открытиЯ (53) УД К,.621. 317..77//681 ° 325..3(088.8) Опубликовано 23.06.82. Бюллетень № 23

Дата опубликования описания 23.06.82

В.С.Аверин, Б.М.Березюк, В.С.Возняк и Н.В.Кирианаки (72) Авторы изобретения

Львовский ордена Ленина политехнический институт-им. Ленинского комсомола (7l ) Заявитель (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ЧАСТОТНО-ВРЕМЕННЫХ

ПАРАМЕТРОВ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для измерения частотно-временных параметров электрических сигналов.

Известно устройство для измерения частотно-временных параметров электрических сигналов, содержащее генератор образцовой частоты, счетчики импульсов с элементами И на входах, триг" геры, элементы ИЛИ и блок управле" ния 11 1. .Недостатком известного устройства является то, что оно не позволяет производить измерения с высоким бы-, стродействием в диапазоне частот и обладает уЪкими функциональными возможностями.

Наиболее близким по своей технической сущности является устройство 2о измерения частоты и периода гармони:ческого сигнала, которое содержит два счетчика импульсов с дешифраторами кодов, генератор образцовой час-.

2 тоты вход которого через первый элемент И соединен со счетным входом первого счетчика, входной формирователь, выход которого через второй элемент И соединен со счетным входом второго счетчика и первым входом третьего элемента И, первый триггер, ус" тановочный вход которого соединен с выходом третьего элемента И, прямой выход соединен с управляющими входами первого и второго элементов И, а инверсный выход - с управляющим входом процессора, второй и третий триггеры, четвертый, пятый, шестой и седьмой элементы И и элемент ИЛИ, причем выход дешифратора первого счетчика соединен с входом пятого элемента И, первый вход которого соединен с вхо-дом первого элемента И, а выход - с установочным входом второго триггера выходы дешифратора второго счетчика соединены с входами шестого элемента И, управляющий выход процессора соединен с вторым входом третьего

3 93818 элемента И, установочный вход второго триггера соединен с выходом шестого элемента И, первый вход седьмого элемента И соединен с выходом третьего триггера, входы элемента ИЛИ соединены с выходами четвертого и седьмого элементов И, а выход - со сбросовым входом первого триггера информацион" ные входы процессора соединены с выходами первого и второго счетчиков, вы- о ,ход первого элемента И соединен с вторым входом седьмого элемента И, выход второго элемента И соединен с вторыми входами четвертого и шестого элементов И, а выход второго тригге- 15 ра подключен к первому входу четвертого элемента И 2).

Недостатком этого устройства яв ляется то, что оно не позволяет использовать несинхронизируемые высоко- уо стабильные генераторы образцовой частоты различного номинала, что позволивЂ” ло бы увеличить точность, быстродействие и расширить диапазон измерения, так как в этом случае нельзя было бы 2s обеспечить равенство времени измерения целому числу периодов меньшей частоты. Устройство также обладает узкими функциональными возможностями, не позволяет производить измерение отноше- щ ния двух частот.

Цель изобретения - улучшение метрологических характеристик и расширение функциональных возможностей устройства.

Поставленная цель достигается тем, что в цифровой измеритель частотновременных параметров электрических сигналов„ содержащий семь элементов

И, первый и второй счетчики импульсов, счетные входы которых подключены к выходам первого и второго элементов И, блок сравнения кодов, микропроцессор, шина данных которого подключена к информационным выходам первого и второго счетчиков, три триггера, элемент ИЛИ, выход первого элемента И соединен с первым входом третьего элемента И, второй вход которого подключен к прямому выходу первого триггера, а выход - к первому входу элемента ИЛИ, выход которого соединен с первым входом второго триггера, выход второго элемента И соединен с первым входом четвертого элемента И, выход которого подключен к первому входу первого триггера, первый вход пятого элемента И соединен с первым

5 4 входом устройства, дополнительно введены два элемента ИЛИ, четвертый и пятый триггеры и три элемента И, причем управляющие входы счетчиков импульсов и блока сравнения кодов подключены к шине управления микропроцессора, первая группа входов блока сравнения кодов подключена к шине данных микропроцессора, первый вход которого соединен с выходом переполнения первого счетчика, счетным входом четвертого триггера и вторым входом элемента ИЛИ, второй вход микропроцессора соединен с выходом переполнения второго счетчика, третий вход - с выходом третьего элемента И и выходом шестого элемента И, четвертый вход - с инверсным выходом четвертого триггера и с первыми входами первого и второго дополнительных элементов И, выход микропроцессора соединен с первым входом пятого триггера, второй вход которого соединен с выходом третьего триггера и первым входом первого элемента И, а прямой выход вЂ” с первыми входами шестого и седьмого элементов И, прямой выход четвертого триггера соединен с первым входом третьевЂ” го дополнительного и вторым входом пятого элементов И, второй вход первого дополнительного элемента И подключен к первому входу устройства, а выход вЂ” к первому входу первого дополнительного элемента ИЛИ, инверсный выход которого соединен с вторым входом шестого элемента И, второй вход устройства соединен с вторыми входами второго и третьего дополнительных элементов И, выходы которых подключены соответственно к первому входу второго и второму входу первого дополнительных элементов ИЛИ, прямой выход последнего соединен с вторыми входами первого и седьмого элементов И, выход седьмого элемента И подключен к второму входу второго триггера, прямой выход которого соединен с первым входом второго элемента И и третьим входом шестого элемента И, выход которого подключен к первому входу третьего триггера, второй вход которого соединен с выходом элемента

ИЛИ, выход пятого элемента И подключен к второму входу второго дополнительного элемента ИЛИ, выход которого подключен к второму входу второго элемента И, инверсный выход второго триггера соединен с вторым входом

5 938 первого триггера, разрядные выходы второго счетчика подключены к второй группе входов блока сравнения, выход которого соединен с вторым входом четвертого элемента И. 5

На чертеже представлена блок-схема цифрового измерителя частотно-временных параметров электрических сигналов.

Измеритель содержит микропроцес- 10 сор 1, счетчики 2 и 3 импульсов, блок" 4 сравнения кодов, элементы И 514, элементы ИЛИ 15-17 и триггеры

18-22. Цепь установки в исходное состояние бистабильных элементов на чертеже не показана.

В памяти микропроцессора заложено математическое обеспечение, программы которого управляют работой измерителя и производят математическую об- -щ работку результатов измерения согласно полученному заданию, в зависимости от которого устройство позволяет в режиме заданной точности производить измерение частоты Ю1 и периода Т 25 гармонического сигнала, onределять отношение частот fq и К двух сигна лов, отклонение измеряемой величины от номинального значения Nohow производить обработку результатов измерения по заданному алгоритму.

Для обеспечения режима заданной точности при минимальном времени измерения необходимо обеспечить выполнение условий: при дй.= О

К =

N + 1, при pter О, где ИК - подсчитанное число импуль45 сов большей частоты; N зафиксированное число импульсов меньшей частоты в момент выполнения условия

И = И ®, t вЂ” время измерения;

T вЂ” значение периода меньшей частоты;

К вЂ” коэффициент кратности; yt вЂ” интервал времени между моментом сравнения Nj c Nygg и приходом очередного импульса меньшей частоты.

Измеритель работает следующим об55 разом..

Перед началом измерения в случае измерения частоты или периода гармо- . нического сигнала к первому входу

185 6 измерителя подклю ают источник импульсов образцовой частоты fo, а к второму входу - источник измеряемого сигнала f . При измерении отношения частот к входам измерителя подключают источники соответствующих сигналов

f и f . Устанавливают элементы памяти измерителя в исходное состояние, в микропроцессор 1 заносят признак вида измерения, численное значение используемой образцовой частоты Ny номинальное значение измеряемой величины М„ощ и допустимую погрешность измерения д3с1д.

С началом измерения микропроцессор

1 определяет значение N = F(c9 ), устанавливает в нулевое состояние счетчики имйульсов и заносит код, (N вЂ” 1) в блок 4 сравнения кодов.

При этом разрешающий потенциал с инверсного выхода триггера 19 поступает на элементы И 9 и 12. После установки импульсом с выхода микропроцессора 1 триггера,18 в единичное состояние, разрешающий потенциал с выхода последнего поступает на входы элементов 8 и

Первый же импульс, поступивший после этого на первый выход измерителя через элементы 9, 15 и 11.устанавливает в единичное состояние триггер 21, разрешающий потенциал с выхода которого поступает на элементы

И 6 и 8 и счетчик 3, начинает подсчитывать число импульсов, поступающих на его счетный вход через элементы 12, 1б и б с второго входа измерителя. Яосле окончания первого импульса на первом выходе измерителя единичный сигнал с инверсного выхода элемента ИЛИ 15 через элемент И 8 устанавливает в единичное состояние триггер 20, разрушающий потенциал о выхода которого поступает на второй вход элемента И 5 и счетчик 2 начинает считать число импульсов, поступающих на его счетный вход с первого входа измерителя через элементы 9, 15 и 5. Триггер 18 устанавливается в исходное состояние. Если большей окажется частота, источник импульсов которой подключен ко второму ахору.измерителя, то в момент сравнения подсчитываемого числа ее импульсов

Ngc (М вЂ” 1). разрешающий потенциал с выхода блока. 4 сравнения кодов поступает на первый вход элемента И 7.

Следующий импульс с выхода элемента

И 6 поступает на счетный вход счетчи7 93818 ка 3 и через элемент И 7 устанавливает в.единичное состояние триггер

22, разрешающий потенциал с выхода которого поступает на вход элемента

И 14. Очередной импульс меньшей частоты с выхода элемента 5 поступает на счетный вход счетчика 2 и через элементы 14 и 17 устанавливает в нулевое состояние триггеры 20 и 21 и извещает микропроцессор 1 об оконча- !0 нии счета импульсов. Единичный потенциал с инверсного выхода триггера

21 устанавливает в исходное состояние триггер 72

Если большей окажется частота, 15 источник импульсов которой подключен к первому входу измерителя, то раньше, чем число импульсов, подсчитываемое счетчиком 3, достигнет значение (N>> вЂ” 13, импульс переполнения с вы-м хода счетчика 2 сообщит микропроцессору 1 о неправильной коммутации источников измеряемых сигналов, перебросит триггер 19 в противоположное состояние и через элемент 17 устано- И вит в исходное состояние триггеры 2022. Потенциалы на выходах триггера

19 поменяются, в результате чего подклк!чится первый вход устройства через элементы 13, 16 и 6 к входу счетчи- 50 ка 3, а второй вход через элементы

10, 15 и 5 - к входу счетчика 2. Микропроцессор 1 по сигналу переполнения счетчика 2 установит в нулевое состояние счетчики 2-3 и в единичное состояние триггер 18. Далее процесс измерения осуществляется так же, как и в первом случае.

Сигнал переполнения счетчика 3 информирует микропроцессор 1 о том, что в процессе измерения не произошло сравнения кода: в счетчике 3 с (N

1) .и процесс измерения необходимо начать заново.

После получения сигнала с выхода элемента И 14 об успешном завершении измерения микропроцессор 1 считывает с выхода триггера 19 признак соотношения частот, а из счетчиков 2 и 3 величины зафиксированных чисел им50 пульсов большей или меньшей частоты и в зависимости от заложенного программного обеспечения определяет конечный результат измерения, При этом a "1+ Ь !х

Х= О aN>+>N„

55 г

aN1+ bN<

aN +1эЩ

Ойр ФЬ Qq где N< вЂ” число, зафиксированное в счетчике 2;

N> вЂ” число зафиксированное в счетчике 3

1, при К r f 1,приЕ>т

Ь=

О, при f„T f О,при К ef, По сравнению с известным предлагаемый измеритель частотно-временных характеристик параметров электрических сигналов обладает существенными преимуществами. Наличие в измерителе двух входов позволяет производить измерение отношения частот двух сиг налов, что расширяет функциональные возможности устройства. Устройство позволяет использовать несинхрони зуемые высокостабильные генераторы образцовой частоты, обеспечивая при этом равенство времени измерения целому числу периодов меньшей частоты. Указанное обстоятельство позволяет производить измерения в режиме заданной точности при максимальном быстродействии.

Возможность использования высокостабильной образцовой частоты различного номинала позволяет увеличить точность, быстродействие и расширить диапазон измерения. Возможность из менения микропроцессором в блоке сравнения кодов числа N5 А позволяет в процессе измерения программным путем изменять точность и время измерения, корректировать их в зависимости от результатов обработки и измеренной информации. Использование сигналов переполнения счетчиков позволяет повысить достоверность измеренной информации.

Формула изобретения

Цифровой измеритель частотно-временных параметров электрических сигналов, содержащий семь элементов И, первый и второй счетчики импульсов, счетные входы которых подключены к выходам первого и второго элементов

И; блок сравнения кодов, микропроцессор, шина данных которого подклю9 9381 чена к информационным выходам первого и второго счетчиков, три триггера, элемент ИЛИ, выход первого элемента

И соединен с первым входом третьего элемента И, второй вход которого под- ключен к прямому выходу первого триггера, а выход - к первому входу элемента ИЛИ; выход которого соединен с первым входом второго триггера, выход второго элемента И соединен с о первым входом четвертого элемента И, выход которого подключен к первому входу первого триггера, первый вход пятого элемента И соединен с первым

Входом устройства, о т л и ч. а ю - 1S шийся тем, что, с целью улучшения метрологических характеристик и расширения функциональных возможностей, в него дополнительно введены два элемента ИЛИ, четвертый и пятый триггеры и три элемента И, причем управляющие входы счетчиков импульсов и блока сравнения кодов подключены к шине управления микропроцессора. первая группа входов блока сравнения кодов подключена к шине данных микропроцессора, первый вход которого соединен с выходом переполнения первого счетчика, счетным входом четвертого триггера и вторым входом эле- ЗО мента ИЛИ, второй вход микропроцессора соединен с выходом переполнения второго счетчика, третий вход вЂ” с выходом третьего элемента И и выходом шестого элемента И, четвертый входс инверсным выходом четвертого триггера и с первыми входами первого и второго дополнительных элементов И, выход микропроцессора соединен с первым входом пятого триггера, второй вход которого соединен с выходом третьего триггера и первым входом первого элемента И, а прямой выходс первыми входами шестого и седьмого элементов И, прямой выход четвертого

85 10 триггера соединен с первым входом третьего дополнительного и вторым входом пятого элементов И, второй вход первого дополнительного элемента И подключен к первому входу устройства, а выход - r. первому входу первого дополнительного элемента ИЛИ инверсный выход которого соединен с вторым входом шестого элемента И вто

I рой вход устройства соединен с вторыми входами второго и третьего дополнительных элементов И, выходы кото" рых подключены соответственно к первому входу второго и второму входу первого дополнительных элементов ИЛИ, прямой выход последнего соединен с вторыми входами первого и седьмого элементов И, выход седьмого элемента

И подключен к второму входу второго ,триггера, прямой выход которого сое динен с первым входом второго элемента И и третьим входом шестого элемента И, выход которого подключен к первому входу третьего триггера, второй вход которого соединен с выходом элемента ИЛИ, выход пятого элемента И подключен к второму входу второго дополнительного элемента ИЛИ, выход которого подключен к второму входу второго элемента И, инверсный выход вто" рого триггера соединен с вторым входом первого триггера, разрядные выходы второго счетчика подключены к вто" рой группе входов блока сравнения, выход которого соединен с вторым входом четвертого элемента И.

Источники информации, принятые во внимание при экспертизе

1. Кирианаки И. В. и Дудыкевич В.Б.

Методы и устройства цифоового измере ния низких и инфранизких частот °

Львов, "Вища школа", 1975 с 32-37 рис. 1-14, 1-16.

2. Авторское свидетельство СССР по заявке И 2716031/18-21, 22.01.79.

938185

Заказ 4453/68

Тираж 717 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная,. 4

Составитель А. Плетнева

Редактор А. Козориз Техред М. Рейвес . Корректор А, Дзятко