Двухкоординатная система программного управления

Двухкоординатная система программного управления

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Соцкапистичвскик

Республик «938264 (61) Дополнительное к авт. свид-ву (22)Заявлено 24.11.80 (21) 3240589/18-24 с присоединением заявки М (23) Приоритет-(5t)M. Кл.

С 05 В 19/18

3Ьеударетааавй квинтет

СССР аю делаю нэабретеннй и открытий

Опубликовано 23 ° 06 82 ° Бюллетень № 23

Дата опубликования описания 23 ° 06 ° 82 (53) УДК621. 396 (088.81 (72) Авторы изобретения

В. П. Горбунов, С. В. Коротков, В. П. Рудаков и;Е. В."-Ч-арасенко

1 с

i 4.

Всесоюзный научно-исследовательский институт электромашиностроения / (71) Заявитель (54) двухкооРдиндтндя систеид пРогРдминого

УПРДВЛЕНИЯ

Изобретение относится к двухкоор,динатным системам программного управления для автоматизации фотограмметрических. процессов, а также для автоматизации процессов управления станками.

Известна контурная система числового программного управления, содержащая интерполятор, приводы подач по координатным осям с датчиками переме- щения и блок управления скоростями PE).

Недостатком ее является то, что один из координатных приводов, работающий в режиме регулирования скоро- сти, является всегда ведущим, что снижает производительность системы при обработке контуров сложной формы.

Наиболее близким техническим решением к изобретению является следящая система, содержащая считыватель 2î с магнитной ленты, интерполятор, синхронизирующий генератор, ведущий и ведомый приводы, датчики перемещения по координатным осям, сумматоры, регистры хранения результатов вычислений и преобразователи код-аналог(2 .

Недостатком системы является малая, производительность при обработке контуров сложной формы вследствие того, что при высоких скоростях подачи при обработке отдельных участков контура возможно появление значительных динамических ошибок, обусловленных инерционностью или насыщением ведомого привода, а так как интерлолятор работает в реальном масштабе времени необходимо устанавливать заведомо малую для всего участка в целом скорость подачи.

Цель изобретения — повышение производительности системы при обработке контуров сложной формы.

Поставленная цель достигается тем что в двухкоординатную систему программного управления, содержащую интерполятор, первым входом подключенный к блоку считывания, и последова тельно соединенные по каждой коорди3 938264 нате сумматор, преобразователь коданалог, приводы и датчик перемещений, выходом соединенный с первым входом сумматора, введены блок памяти - по каждой координате, а также управляющий триггер, блок контроля скорости перемещения, шесть коммутирующих элементов и последОвательно соединенные блок проверки ограничений, блок коррекции скорости и арифметическое уст- 10 ройство, вторым входом подключенное к первому входу интерполятора, третьимк выходу первого и второго коммутирующих элементов, а выход арифметического устройства соединен с вторым входом интерполятора, вторым входом блока коррекции скорости и с первыми входами третьего и четвертого коммутирующих элементов, второй выход интерполятора соединен с входом блока проверки ограничений,. с первыми входами пятого и шестого коммутирующих элементов, а через блок контроля скорости перемещения с входом блока коррекции скорости и входом управляющего триггера, первый выход которого соединен с первым входом первого коммутирующего элемента, вторыми входами третьего и пятого коммутирующих элементов, второй выход триггера соединен с первым входом второго коммутирующего элемента, с вторым входом четвертого и шестого коммутирующих элементов, вторые входы первого и второго коммутирующих элементов подключены к первым выходам первого

35 и второго блоков памяти соответственно, выходы которых соединены с вторыми входами сумматоров соответствующей координаты, причем выходы третьего и шестого коммутирующих элементов подключены к второму входу..первого блока памяти, а выходы четвертого и пятого коммутирующего элементов - к второму входу второго блока памяти.

На фиг. 1 представлена структурная схема двухкоординатной системы программного управления; на фиг. 2 арифметическое устройство; на фиг. 3блок контроля скорости перемещения; на фиг. 4 - блок проверки аграниче-! ний; на фиг. 5 - блок коррекции.

Предлагаемая система содержит блок 1 считывания с магнитной ленты интерполятор 2, .арифметическое устройство 3, блок 4 коррекции скорости, блок,5 проверки ограничений, блок 6 контроля скорости перемещения, управляющий триггер 7, шесть коммутиру4 ющих элементов 8-13, блоки 14 и 1g. памяти, сумматоры 16 и 17, преобразователи 18 и 19 код-аналог, приводы

20 и 21 по координатам, датчики 22 и

23 перемещений.

Арифметическое устройство(фиг. 2) предназначено для выполнения операций двоичной арифметики в. последовательности, определенной требуемым алгоритмом изменения ведущей координаты во времени. Оно может быть реализовано как в виде автомата, т. е. на ос" нове жесткой логики, так и в виде устройства с программируемой логикой.

Предлагается известный вариант построения арифметического устройства с использованием в качестве программируемой логики микропроцессора.

Организация необходимых связей между отдельными элементами арифметического устройства и между ним и внешними устройствами обеспечивается архитектурой самого устройства в соответствии с концепцией единого интерфейса, т. е. посредством одной универсальной связи - общей шины (ОШ).

В состав арифметического устройства входят (фиг. 2) микропроцессор

24, арифметический расширитель 25, позволяющий ускорить выполнение арифметических операций умножения и деления, оперативное запоминающее устрой ство 26 для хранения промежуточных результатов вычислений и постоянное запоминающее устройство 27 (ПЗУ), в котором хранится требуемая в соответствии с алгоритмом последовательность команд, под действием которых микропроцессором выполняются требуемые операции. Синхронизация работы АУ и других блоков двухкоординатной системы управления осуществляется генератором 28 синхроимпульсов (ГСИ). При наличии сигналов РП (разрешение прерывания) и ТП (требование прерывания изменяется последовательность выполняемых микропроцессором команд в соответствии с кодом прерывания, посту- пающим по общей шине: в микропроцессор.

Управляющие связи показаны на фигурах, в отличие от информационных шин, одной линией. Указаны только те управляющие связи, наличие которых необходимо для достаточно ясного описания принципа работы блоков.

На фиг. 3 представлена структурная схема блока контроля скорости (БКС),содержащего буферный регистр

5 9382

29, блок 30 инверторов, сумма и р 31, блок 32 выделения модуля, блок 3 формирования кода, блок 34 сравне < я, На фиг. 4 представлена схема блока проверки ограничений, куда входят 5 блок 35 магазинной памяти, сумматоры

36-41, блоки инверторов 42-47, мультиплексор 48, блоки выделения модуля

49 и 50, блок 51 формирования кодов, блоки 52 и 53 сравнения. to

Структурная схема блока коррекции (фиг. 5) содержит сумматор 54, блок

55 выделения модуля, функциональные блоки 56-58, блок 59 приоритетного прерывания, буферные регистры 60-63 и 15 и общую вину (ОШ).

С магнитной ленты информация о контуре, представленная в виде сетки значений координат Х и Y точек кон1"ура в цифровом виде, поступает в интер10 полятор 2. Координата X первой точки контура передается в арифметическое устройство, в котором производится расчет движения по координате Х отнулевой скорости до максимальной по 25 кривым, составленным из участков кубической, квадратичной параболы и прямой. Параметры расчетного движения выбираются такими, чтобы динамические ошибки привода не превышали установленную норму. Требуемые значения координаты Х, вычисляемые на каждый период дискретности выдачи управляющих воздействий на координатные приводы, поступают из арифметического устройства 3 в интерполятор

2, где производится определение требуемых значений координаты Y на каждый период дискретности. В данном случае координата X является ведущей, 4О координата Y - -ведомой.

Поскольку -в начальный момент триггер 7 устанавливается в состояние, при котором одним из его выходов приводятся в открытое состояние, например5 коммутируемые элементы 8, 10 и 12, а сигнал с другого выхода запирает коммутируемые элементы 9, li и 13, то по мере вычисления требуемых значений координат они поступают из арифметического устройства 3 через коммутируемый элемеят 10 в первый блок 14 памяти, а с второго выхода интерполятора 2 через коммутируемый элемент 12 в второй блок 15 памяти. Емкость бло55 ков 14 и 15 памяти магазинного типа определяется быстродействием арифметического устройства, периодом дискр тнссти выдачи управляющих воздействий на координатные приводы и временным интервалом. на котором производится упреждающий расчет движения -ro координатам. flo мере продвижения информации в блоках 14 и 15 памя-.и в них образуется перемещающийся фрагмент контура, представленный в виде трехмерной сетки, равномерной относительно времени, с шагом, равным периоду дискретности выдачи управляющих воздействий на приводы.

Считываемая из блоков 14 и 15 памя.<-и в каждый период дискретности информация о следующей точке контура поступает на сумматоры 16 и 17, где сравнивается с информацией с датчиков 22 и 23 перемещения. Коды разности требуемого и действительного положений перемещаемых органов поступают на преобразователи 18 и 19 код-аналог, выходом которых управляются приводы по координатам 20 и 21.

Информация о требуемых значениях ведомой координаты с выхода интерполятора 2 поступает также в блок 5 проверки ограничений и блок 6 контроля скорости. В блоке 5 проверки ограничений оцениваются значения второй и третьей производной по времени ведомой координаты. Информация о производных при превышении ими установленных норм поступает в блок 4 коррекции, в котором с учетом информации о движении по ведущей координате, поступающей из арифметического устройства 3, вырабатывается требуемое значение скорости по ведущей координате, при которой не происходит нарушение ограничения.

В арифметическом устройстве 3 вычисляется скорректированное движение по ведущей координате на участке от начального значения координаты, поступающего из блока 14 памяти через коммутируемый элемент 8, открытый сигналом с выхода триггера 7, до координаты, при которой произошло нарушение ограничения. Новые значения координат заменяют в блоках 14 и 15 памяти вычисленные ранее, соответствующие каждому периоду дискретности, требуемые значения координат.

В случае, если получаемое движение по ведомой координате будет иметь скорость выше установленной нормы, блоком 6 контроля скорости вырабатывается сигнал, поступающий в блок 4 коррекции и триггер 7, который переводится в противоположное состояние.

64 8 сигналы требования прерывания ТП1 и

ТП2, а на выходе мультиплексоракод соответствующей конечной разности

КР, поступающие в блок 4 коррекции.

Блок 4 коррекции предназначен для выработки поправок к скорости по ведущей координате в случае нарушения ограничений по второй и третьей производной ведомой координаты по времени, а также для выработки кода прерывания вычислений ведущей координаты при наличии нарушения ограничений и при превышении скорости изменения ведомой координаты установленной нормы.

Тоебуемая скорость изменения ведущей координаты при наличии нарушения ограничений (для случая, когда координата Х - ведущая) где Ч„ — скорость по ведущей коорди-. нате в момент нарушения ограничения;

К1, К2 — поправки к скорости при нарушении ограничений по второй и третьей производной соответственно.

Для Ux, = О, пыхтя = О, где U — требуемое ускорение по коxтр ординате Х;

Рх — требуемая третья производхтр ная координаты Х по времени. где VM РМ вЂ” предельные значения 2 и

3 производных соответственно.

Для случая, когда в момент нарушения ограничения (4) (5) К9р

7 9382

В результате закрываются коммутируемые элементы 8, 10, 12 и открываются коммутируемые элементы 9, 11 и 13. В арифметическое устройство 3 поступает начальное значение координат Y из блока 15 памяти и рассчитывается разгон по этой координате до максимальной скорости. Таким образом происходит смена координат - в данном случае координата У становится ведущей, ко- 10 ордината Х вЂ” ведомой. Информация из арифметического устройства 3 записывается теперь в блок 15 памяти, а в блок 14 памяти поступает информация из интерполятора. 15

На вход блока 6 поступает из интерполятора 2 код ведомой координаты (КВК), который суммируется в сумматоре 31 с предыдущим кодом ведомой координаты, хранящимся в буферном ре- 2О гистре и инвертированным в блоке 30 x c . х хтр х инверторов. В блоке 32 выделения модуля выделяется модуль полученной разности кодов и сравнивается в блоке

34 с кодом, соответствующим максималь 5 но допустимой скорости изменения коор. динаты, который поступает из блока 33 формирования кода. В случае, если модуль кода разности превышает установленное допустимое значение, на выходец блока появляется сигнал требования прерывания ТП1, поступающий в блок 4 коррекции и триггер 7. По синхроимпульсу СИ2 происходит запись кода ведомой координаты (КВК) в буферный регистр 29, после чего блок готов к при- VM ом ему следующего кода КВК.

Поступающий в блок 35 магазинной

Ж дх сК памяти емкостью четыре слова код ведомой координаты(КВК)продвигается с каждым импульсом СИ1, в результате . Щ= чего на каждый такт вычислений координат в блоке 35 хранится информация 44> 3у< Ж"- Ю Цх «Я1 о текущей ведомой координате и ее значейиях в трех предыдущих тактах.

С помощью сумматоров 36-41 и блоков

42-47 инверторов образуются конечные разнбсти этих значений координат второго порядка (на выходе С4) и третьего порядка (на выходе С6), соответст- dx вующие значения второй и третьей про- Ч„ = у = солюс изводных ведомой координаты по времени. Модули конечных разностей поступа- Г Г ют в блоки 52 и 53 сравнения, на вто- К1 рые входы которых поступают из блока

51 коды, соответствующие установлен- 3 PN З ам ным предельным значениям второй и третьей производных, при превышении 1

J J которых на выходе блоков появятся с,З

9 9382

При вычислении поправок по формулам (5), (6) возможно повторное нарушение ограничений в той же точке отрабатываемой кривой из-за нарушения условия (4). Но поскольку теперь

V = const, вторично поправки вычисляются точно.

Для уменьшения времени вычисления требуемых значений ведущей координаты блок 4 коррекции функционирует 10 по алгоритму, использующему вычисление поправок по формулам (2) и (6).

Аппаратное выполнение блока повышает его быстродействие.

Код разности поступает иэ блока 15 проверки ограничений на вход сумматора 54, на второй вход которого из арифметического устройства через буферный регистр 60 поступает значение (U) при вычислении К1-или нулевой 20 код при вычислении К2. Иодуль суммы с выхода блока 55 выделения модуля поступает с Функционального блока

56, представляющий собой комбинационную схему — программируемую логи- 2$. ческую матрицу или ПЗУ.

В предлагаемом устройстве функциональные блоки выполнены на ПЗУ, в ячейках которых хранятся значения гиперболической функции функциональ- зв ного блока 56, значения квадратного корня функционального блока 57 и кубического 58, соответствующие возможному диапазону изменения поправок

К 1 и К 2. Коды поправок через буфер-з ные регистры 61 и 62 поступают„через

ОШ в арифметическое устройство. Выбор буферного регистра осуществляется арифметическим устройством по коду прерывания, снимаемого из блока приоритета прерываний через буферный регистр по требованию прерывания TA при наличии разрешения прерывания РП.

Сигнал РП снимается на время обработки текущего прерывания, которое за- 1$ канчивается после прохождения веду щей координаты, при которой произошло прерывание.

Формула изобретения

Двухкоординатная система программного управления, содержащая интер." полятор, первым входом подключенный к блоку считывания,. и последовательно соединенные по каждой координате сумматор, преобразователь код-аналог, приводы и датчик перемещений, выходом соединенный с первым входом сумматора, отличающаяся тем, что, с целью повышения произво-дительности системы при обработке контуров сложной формы, в систему введены блок памяти - по каждой координате, а также управляющий триггер, блок контроля скорости перемещения, шесть коммутирующих элементов и последовательно соединенные блок проверки ограничений, блок коррекции скорости и арифметическое устройство, вторым входом подключенное к первому выходу интерполятора, третьим -.к выходу первого и второго коммутирующих элементов, а выход арифметического устройства соединен с вторым входом

Выполнение блоков предлагаемым способом позволяет произвести расчет движения по координатам эа достаточно короткое время, что позволяет использовать предлагаемую двухкоординатную систему управления для управления в реальном времени.

Эффективность предлагаемой двухкоординатной системы заключается в следующем:

64 10

- отпадает необходимость предварительного анализа отдельных участков контура с целью выбора ведущей координаты и предельной скорости подачи, поскольку выбор ведущей координаты и скорости движения осуществляется автоматически; — контроль производных по времени ведомой координаты, коррекция и организация движения по ведущей координате по кривым с известными предельными параметрами движения повышают точность .обработки заданного контура вследствие уменьшения динамических ошибок координатных приводов, - нет необходимости в предварительном математическом описании контура или разбиении его на участки известной геометрии, поскольку контур может быть задан в виде сетки значений координат, что позволяет обрабатывать контуры произвольной конфигурации;

- вследствие того, что в каждый момент времени движение по крайней мере по одной координате .происходит с предельными, установленными иэ соображений точности, параметрами движения, производительность двухкоординатной системы, особенно при обработке сложных контуров, существенно возрастает.

938264

12 интерпопятора, вгорым входом блока коррекции скорос7и и с первыми входами третьего и четвертого коммутирующих элементов, второй выход интерпопятора соединен с входом блока проверки ограничений, с первыми входами пятого и шестого коммутирующих элементов, а через блок контроля скорости перемещения с входом блока коррекции скорости и входом управляющего 10 триггера, первый выход которого соеди нен с первым входом первого коммутирующего элемента, вторыми входами третьего и пятого коммутирующих элементов, второй выход триггера соеди- 35 нен с первым входом второго коммутирующего эпеменга, с вторым входом четвертого и шестого коммутирующих элементов, вторые входы первого и второго коммутирующих элементов подключены к первым выходам первого и второго блоков памяти соответственно, выходы которых соединены с вторыми входами сумматоров соответствующей координаты, причем выходы третьего и шестого коммутирующих элементов подключены к второму входу пер-. вого блока памяти, а выходы четвертого и пятого коммутирующих элементов к второму входу второго блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР 1 563668, кл. Ci 05 В 19/24, 1977.

2. Патент США Ю 3731175, кл. С 05 В 19/24, опублик. 1973 (прототип).

9382б4

»» Заказ 4464/72

Тираж 914 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 3-35, Раушская наб., д. 4/5

Филиал Aflak "Йатент", г. Ужгород, ул. проектная, Составитель И. Швец гвдактор A° . Шандор 1ехред Д 11екарь КорректоРМ. Демчик