Устройство защиты от помех

Устройство защиты от помех

Иллюстрации

Показать все

Реферат

 

(iii 938409

Союз Советсиик

Социапистичесиик республик

ОП ИСАНИЕ

ИЗОБРЕТЕK ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт свид-ву (51)М. Кл.

H 03 K 19/00/l

Н 04 В 1100 (22) Заявлено 12. 08. 80 (2l ) 2973791/18-21 с присоединением заявки,рй(23} Приоритет

9аударенваны6 кветет

CCCP ао аалам язебрвтекяЯ и еткрытий

Опубликовано 23.06.82. Бюллетень Мв 23 (53) УДК 621. 391.

° 3(088. 8) Дата опубликования описания с4.06.82 (22) Автор . изобретения

А. П. Мороз (21) Заявитель (54) УСТРОЙСТВО ЗАЩИТЫ 0Т ПОМЕХ

Изобретение относится к телеметрии, передаче и обработке информации и предназначено для подавления импульсных и флуктуационных помех.

Известно устройство защиты от помех, содержащее селектор импульсов, выход которого соединен с регенератором импульсного сигнала (1).

Недостатком этого устройства является низкая точность сохранения формы сигнала при выделении его из помех.

Известно также устройство защиты от помех, содержащее усилитель, элемент задержки, формирователь импульсов малой длительности и элемент совпадения, первый вход которого соединен с выходом формирователя импуль-щ сов малой длительности, вход которого соединен с выходом элемента задержки, вход которого соединен с вторым вхо1 дом элемента совпадения и выходом усилителя, вход которого соединен с входом устройства f2).

Недостатком известного устройства является сравнительно низкая помехоустойчивость.

Цель изобретения — повышение помехоустойчивости.

Поставленная цель достигается тем, что в устройство защиты от помех,: содержащее усилитель, элемент задержки, формирователь импульсов малой длительности и элемент совпадения, первый вход которого соединен с выходом формирователя импульсов малой длительности, вход которого соединен с выходом элемента задержки, вход которого соединен с вторым входом элемента совпадения и выходом усилителя, вход которого соединен с входом устройства, введены регулируемый элемент задержки, инвертор, сумматор, элемент разделения полярности импульсов, первый и второй дополнительные формирователи импульсов малой длительности, емкостной накопитель, дополнительный элемент совпадения, триггер, дополнительный инвертор и дополнительный триггер, выход которого соединен с первым входом дополнительного элемента совпадения, выход, второй и третий входы которого соединены соответственно с выходом устройства защиты от помех, прямым выходом триггера и выходом емкост" ного накопителя, первый вход которого соединен с входом первого допол" нительного формирователя импульсов малой длительности и первым выходом элемента разделения полярности импульсов, второй выход которого соединен с входом дополнительного инвертора, выход которого соединен с входом второго дополнительного формирователя импульсов малой длитель- щ ности, выход которого соединен с первым входом триггера, второй вход и инверсный выход которого соединены соответственно с выходом первого дополнительного формирователя импуль- zg сов малой длительности и вторым входом емкостного накопителя, который соединен с первым входом дополнительного триггера, второй вход которого соединен с выходом элемента совпадения, а вход элемента разделения поляр ности импульсов соединен с выходом . сумматора, первый и второй входы.кот торого соединены соответственно с выходом инвертора и выходом элемента задержки, который соединен с первым входом регулируемого элемента,задержки, выход и второй вход которого соединен соответственно с входом инвертора и вторым входом, устройства защиты от помех.

На чертеже показана структурная схема устройства защиты от помех.

Устройство защиты от помех содержит усилитель 1, элемент 2 задержки, 4 формирователь 3 импульсов малой длительности, элемент 4. совпадения, регулируемый элемент 5 задержки, инвертор 6, сумматор 7, элемент 8 разделения полярности импульсов, пер- % вый дополнительный формирователь 9 импульсов малой длительности, емкостной накопитель 10, дополнительный элемент 1.1 совпадения, триггер 12, второй дополнительный формирователь ss

13 импульсов малой длительности, дополнительный инвертор 14 и допол" нительный триггер 15, первый вход

938409 4 элемента 4 совпадения соединен с выходом формирователя импульсов малой длительности 3, вход которого соединен с выходом элемента 2 задержки, вход которого соединен с вторым входом элемента 4 совпадения и выходом усилителя 1, вход которого соединен с входом 16 устройства, выход дополнительного триггера 15 соединен с первым входом дополнительного элемента 11 совпадения, выход, второй и третий входы которого соединены.соответственно с. выходом 17 устройства защиты от помех, прямым выходом триггера 12 и выходом емкостного накопи1Г теля 10, первый вход которого соеди" нен с входом первого дополнительного

Формирователя 9 импульсов малой длительности и первым выходом элемента 8 разделения полярности импульсов, второй выход которого соединен с входом дополнительного инвертора 14, выход которого соединен с входом второго дополнительного формирователя 13 импульсов малой длительности, выход которого соединен с первым входом триггера 12, второй вход и инверсный выход которого соединены.соответственно с выходом первого дополнительного формирователя 9 импульсов малой дли1 тельности и вторым входом емкостного накопителя 10, который соединен с первым входом дополнительного триггера

15, второй вход которого соединен с выходом элемента 4 совпадения, а вход элемента 8 разделения полярности импульсов соединен с выходом сумматора 7, первый и второй входы которого соединены соответственно с выходом инвертора 6 и выходом элемента 2 задержки, который соединен с первым входом регулируемого элемента 5 задержки, выход и второй вход которого соединены соответственно с входом инвертора 6 и вторым входом 18 устройства защиты от помех.

Устройство защиты от помех работает следующим образом.

Пройдя через усилитель 1, смесь импульсов полезного и помехового сигналов и флуктуационных помех поступает на вход элемента 2 задержки и на один из входов элемента 4 совпадения. Время задержки Г с д элемента 2 задержки немного меньше длительности импульсов полезного сигнала. Из задержанного на время

7 0 сигнала Формирователь 3 импуль9384

15 сов малой длительности формирует короткие импульсы, совпадающие по времени с передними фронтами импульсов сигнала. На выход элемента 4 совпадения проходят короткие импульсы только в том случае, если длительность соответствующих входных импульсов превышает длительность времени задержки Г р элемента 2 задержки.

Таким образом, импульсы помех, длительность которых меньше времени задержки C, о,р, на выход элемента

4 совпадения не приходят. Каждый из импульсов переводит триггер 15 в единичное состояние.

Через управляющий вход 18 оператор устанавливает необходимую дли. тельность времени задержки С с регулируемого элемента 5 задержки.

Время задержки L >g p« устанавливается оператором меньше времени корреляции флуктуационных помех.

Инвертор 6 изменяет полярность выходного сигнала регулируемой линии элемента 5 задержки. Инвертированный сигнал с выхода инвертора 6 поступает на вход сумматора 7. В результате сложения сигналов на выходе сумматора 7 появляется биполярная последовательность импульсов, а флуктуационные помехи компенсируются.

Элемент 8 разделения полярности

35 импульсов осуществляет разделение биполярных импульсов на положительные и отрицательные, а амплитуда каждой пары разнополярных импульсов равна амплитуде соответствующего импульса входного сигнала. Из положительных импульсов емкостный накопитель 10 формирует расширенные импульсы. Длительность переднего фронта импульсов не превышает длитель 45 ности времени задержки 3адрег

Формирователь 9 импульсов малой длительности фбрмирует короткие импульсы, каждым из которых триггер 12 переводится в единичное состояние.

Инвертор 14 изменяет полярность отрицательных импульсов, а из инвер-. тированных им импульсов формирователь

13 импульсов малой длительности формирует короткие импульсы;. которыми осуществляется перевод триггера 12

55. в нулевое состояние. Передними фронтами импульсов с выхода триггера 12 осуществляется перевод триггера 15

09 6 в нулевое состояние и быстрый разряд емкостного накопителя 10.

При совпадении по времени информационного импульса и управляющих импульсов с выхода триггера 15 и импульса с выхода триггера 12 на выходе элемента совпадения 11 появляется .импульс, амплитуда которого равна амплитуде соответствующего информационного импульса выходного сигнала, а длительность равна длительности соответствующего импульса входного сигнала триггера 12, что соответствует длительности соответствующего полезного импульса входного сигнала.

Таким образом, предлагаемое устрой:ство защиты от. помех позволяет подавать короткие импульсные помехи и флуктуационные помехи, что обеспечивает значительное повышение .помехоустойчивости устройства и повышение достоверности восстановления результатов сообщений.

Формула изобретения

Устройство защиты от помех, содержащее усилитель, элемент задержки, формирователь импульсов малой длительности и элемент совпадения, первый вход которого соединен с выходом формирователя импульсов малой длительности, вход которого соединен с вы" ходом элемента задержки, вход которого соединен с вторым входом элемента совпадения и выходом усилителя, вход которого соединен с входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введены регулируемый элемент задержки, инвертор, сумматор, элемент разделения полярности импульсов, первый и второй дополнительные формирователи импуль; сов малой длительности, емкостной накопитель, дополнительный элемент совпадения, триггер, дополнительный инвертор и дополнительный триггер, выход которого соединен с первым входом дополнительного элемента совпадения, выход, второй и третий входы которого соединены соответственно с выходом устройства защиты от помех, прямым выходом триггера и выходом емкостного накопителя, первый вход которого сое динен с входом. первого дополнитель938409 ного формирователя импульсов малой длительности и первым выходом элемента разделения полярности импульсов, второй выход которого соединен с входом дополнительного инвертора, выход которого соединен с входом второго дополнительного формирователя импульсов малой длительности, выход которого соединен с первым входом триггера, второй вход и инверсный выход которого соединены соответственно с выходом первого дополнительного формирователя импульсов малой длительности и вторым входом емкостного накопителя, который соединен с первым входом дополнительного триггера, второй вход которого соединен с выходом элемента совпадения, а вход элемента раз8 деления полярности импульсов соединен с выходом сумматора, первый и второй входы которого соединены соответственно с выходом инвертора и выходом элемента задержки, который соединен с первым входом регулируемого элемента задержки, выход и второй вход которого соединены соответственно с входом инвертора и вторым входом устройства защиты от помех.

Источники информации, принятые во внимание при экспертизе

1 ° Авторское свидетельство СССР и б78б77, кл. Н 04 В 1/10 1978.

2. Авторское свидетельство СССР 434599, кл. H 03 K 19/00, 1972 (прототип). д

Заказ О/79 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 I 035, Москва, Ж- 35, Раушская наб., д. 4/5

3 филиал ППП "Патент", r. Ужгород, ул. Проектная, Составитель О, Скворцов

Ре актор Г. Ус Техред К.Мыцьо Корректор А. Дзятко