Интегральная микросхема и @ микропроцессора

Интегральная микросхема и @ микропроцессора

Иллюстрации

Показать все

Реферат

 

Союз Советсиик

Социалистических

Республик

ОЛ ИСАНИЕ

ИЗОБРЕТЕН ИЯ (t ti 93841() К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву— (22) Заявлено 1? . 11. 80 (21) 3008123/18-21 (51)M. Кл.

H 03 К 19/091

9кударсткнвй кеиктет

СССР вю делам кзобретеник н еткрыткк с присоединением заявки М вЂ” (23) Приоритет—

Опубликовано 23. 06. 82. Бюллетень М 23 (53) УЙК621. 315. .083 (088.8т

Дата опубликования описания 23. 06. 82

М. К. Бушуев и И. И. (72) Авторы изобретения!

Московский ордена Трудового Кра1с инженерно-физический институт(71) Заявитель (54) ИНТЕГРАЛЬНАЯ МИКРОСХЕМА И Л МИКРОПРОЦЕССОРА

Изобретение относится к микроэлектронике и может быть использовано при построении больших интегральных микросхем микропроцессоров на основе интенционной логики.

Известно устройство, построенное на элементах .изопланарной интенционной логики и содержащее оперативные блоки, узел управления и операционный регистр gl), то

Известно такие устройство, построенное на элементах интенционной логики И Л, содержащее К узлов т оперативных блоков, узел управле-. ния, имеющий К групп управляющих выходов, операционный регистр, имеющий К групп разрядов для хранения сигналов, управляющих узлами опера" тивных блоков, управляющие выходы каждой i-й группы узла управления 2о соединены с управляющими входами соответствующей i-й группы разрядов операционного регистра, управляющие выходы каждой i-й группы разрядов которого соединены с управляющими вхо" дами соответствующего i-го узла orleрационных блоков P2).

Недостатками известных устройств является большая потребляемая мощ" ность.

Цель изобретения - уменьшение потребляемой мощности.

Поставленная цель достигается тем, что в устройство, содержащее

К узлов оперативных блоков, узел управления, имеющий К групп управля" ющих выходов, операционный регистр, имеющий К групп разрядов для хранения сигналов, управляющих узлами оперативных блоков, управляющие выходы каждой i-й группы узла управления сое" динены с управляющими входами сост» ветствующей i-й группы разрядов операционного регистра, управляющие выходы каждой i-й группы разрядов котороГо соединены с управляющими входами соответствующего 1-го узла операционных блоков, введены К клю93841 чей коммутации тока питания и К элементов ИЛИ-НЕ, причем входы каждого

1-ro элемента ИЛИ-HE соединены с yn"" равляющими выходами i-й группы узла управления и с выходами 1-й группы 5 разрядов .операционного регистра, выходы каждого i ãî элемента ИЛИ-HE соединены с управляющими входом 1-го ключа коммутации тока питания, токовый выход каждого 1-ro ключа коммутации тока питания соединен с входом питания i-го узла оперативных блоков, токовый вход всех К ключей коммутации тока питания соединен с входом питания устройства„ при этом 1$ в качестве элементов2 ИЛИ-НЕ используются инверторы И Л, входы которых соединены с соответствующими входами

1-й группы узла управления и опера" ционного регистра, выходы инверто- 20 ров И Л,, подключенных к выходу элемента ИЛИ-НЕ, в качестве ключей коммутации тока питания используются р-п»р транзисторы, базы каждого из которых через резисторы соединена с управляющими входами соответствующего ключа коммутации тока питания, коллектор и эмиттер каждого транзистора соединены соответственно с токовым выходом и токовым вхо- зо дом соответствующего ключа коммутации тока питания.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - фрагмент топологии интегральной микросхемы И Л мик« ропроцессора.

Устройство содержит узел 1 управления, операционный регистр 2, К узлов оперативных блоков 3, ключи 4 коммутации тока питания, элементы

ИЛИ"HE 5 и шины питания. Управляющие выходы узла управления 1 разделены на К 1 рупп; причем сигналы каждой

i-й группы выходов управляют работой i"го узла оперативных блоков 3.

Каждая i»я группа выходов узла 1 управления соединена с управляющими входами соответствующей 1-й группы разрядов операционного регистра 2 и с входами i-ro элемента ИЛИ-НЕ 5.

Управляющие выходы каждой 1-й группы разрядов операционного регистоа 2 соединены с. управляющими входами соответствующего узла оперативных бло" ков 3 и с входами 1-го элемента

ИЛИ-НЕ 5. Выходы каждого 1-го элемента ИЛИ-НЕ 5 соединены с входом

0 4 управления соответствующего ключа 4 коммутации тока питания. Токовые входы всех ключей 4 KAMMYTRIJHH тока питания соединены с шиной питания, которая подключается к источнику на.пряжения, Токовый выход каждого

i-го ключа 4 коммутации тока питания соединен с входом питания i-ro узла оперативных блоков 3.

Разбиение структуры микропроцес" сора на узлы оперативных блоков 3 осуществляется по функциональным признакам: узел арифметико-логического блока, значения, узлы комму" таторов и т,д, Каждый узел опера" тивных блоков 3 содержит от 10 до

300 элементов И Л, показанных на

2. ф г. 3. Путем соединения элементов

И .П образуется оперативный блок 3, выполняющий требуемый набор логических функций. Узел 1 управления, такwe построенный на элементах И Л,осуществляет выбор и дешифрацию команд, поступающих в микропроцессор, преобразуя их в комбинацию управляющих сигналов (управляющее слово). Каждая

1-я группа выходов узла 1 управления выдает сигналы Y)„, YzÄ,... для управления 1-м оперативным блоком 3, которые записываются в i-ю группу разрядов операционного регистра 2.

Каждый разряд операционного регистра 2 представляет собой тактируемый

О-триггер, построенный на элементах.

И Л. Сигналы Ц, У21,... выходов

/ поступают на управляющие входы 1-ro узла оперативных блоков 3. Элемент

ИЛИ-НЕ 5 образуется из инверторов

И Л, соединенные выходы которых реализуют операцию "монтажное И". В результате на выходе элемента на входы инверторов И Л поступают сигна—

1 (Y„„, У „...)и(У,1„., Yq,... „, а на выходе образуется функция F--(Ya Y. с + В (Yqq . Y „...) =Y <- + Y q +... Yqq.+

+Yq< т.е. реализуется операция .ИЛИ-НЕ. Выход 1-ro элемента

ИЛИ-НЕ 5 соединен с .управляющим входом I l o ключа коммутации токов питания и состоящего иэ р-n"р-транэис тора, база которого через резистор соединена с управляющим входом ключа ° Коллектор каждого р-и-р-транзистора служит токовым выходом соответствующего 1-ro ключа 4: коммутации токов питания и соединен с то" ковым входом питания элементов ИЪ

1-го узла оперативных блоков 3.

Применение микросхем микропроцессоров. с отключением узлов оперативных блоков в сложных цифровых системах позволяет значительно уменьшить общую потребляемую. мощность систем.

Формула изобретения

1. Интегральная микросхема И Л микропроцессора, содержащая К узлов оперативных блоков, узел управления, имеющий К групп управляющих выходов, операционный регистр, имеющий К групп разрядов для хранения сигналов, управляющих узлами оперативных блоков, управляющие выходы каждой i-й группы узла управления соединены с управляющими входами соответствующей 1-й группы разрядов операционного регистра, управляющие выходы каждой i-группы разрядов ко5 93841

Реализация элемента ИЛИ-HE 5, ключа 4 коммутации тока питания и часть элементов И Л узла оперативных блоков 3.показана на фиг.2. Инверторы

И Л,образующие элемент ИЛИ-НЕ име- 5 ют такую же физическую структуру, как элементы И Л, используемые в узы лах 1-3. Транзисторы ключей 4 коммутации тока питания располагаются в изолированных областях полупроводника, которые размещаются на пери" ферии кристалла микросхемы. Так как

К-число узлов оперативных блоков 3 относительно невелико (обычно на два порядка меньше общего числа элементов в микропроцессоре), то возрастание площади кристалла из-эа введения дополнительных элементов и ключей не превышает нескольких процентов.

Х

Иикросхема И Jl микропроцессора работает следующим образом.

При поступлении команды на управляющие входы микропроцессора узел управления 1 вырабатывает управляющие сигналы (Yqq Ур1 ° ° ) ° (У4 р °

Y ... )... (Y „, Y ;...) каждая группа которых управляет работой соответствующего i-го узла оперативных блоков 3. Для узлов оперативных блоков 3, не участвующих в выполнении данной команды, все управляющие curl1 1I налы имеют значение логического 0 (низкий потенциал "земли"): („, Y ...)=00... При поступлении тактового сигнала С значения всех управляющих сигналов У „ записываются в со-. ответствующие разряды операционного регистра 2, и хранятся там в тече- 4О ние всего цикла обработки информации, Управляющие сигналы У 1 с выходов операционного регистра 2 поступают на управляющие входы узлов оперативных блоков 3, которые в соответствии с этими сигналами производят необходимые операции для выполнения данной команды. При этом на управляющие входы микропроцессора поступает новая (последующая) команда

56 выполняемой программы, и на выходах узла управления 3 образуются новые значения управляющих сигналов У, определяющие выполнение этой коман" ды °

Таким образом, сигналы Yj„ на выходах операционного регистра и узла управления определяют, соответ- ственно, выполнение текущей и последу0 6

° ющей команды программы. Эти сигналы поступают на входы элементов ИЛИ-НЕ 5.

Если дизъюнкция сигналов У.„ и У>4, поступающих на входы !"го элемен« та ИЛИ-НЕ не равна нулю, то это значит, что i-й узел оперативных блоков .3 участвует в выполнении текущей или последующей команды программы. В этом случае протекает базовый ток р-и-р-транзистора в i-м ключе 4 коммутации тока питания. Этот транзис- . тор открывается и подает ток питаа. ния для элементов И Л i-ro узуа oneI р тивных блоков 3. Если же (т + Yjy)

О, то все выходные транзисторы ин-, верторов И П в i-м элементе ИЛИ"НЕ 5 закрыты, р"n-р-транзистор i-го ключа

4 коммутации тока питания также зак" рыт, и в 1-й узел оперативных бло-. ков 3 не поступает ток питания. Таким образом, узлы оперативных блоков

3, .не участвующие в выполнении текущей и последующей команды, отключаются от источника питания и не потребляют мощность.

Переключение элементов ИЛИ-НЕ 5 и ключей 4 коммутации тока питания в состояние, необходимое для выполне-, ния последующей команды производится в течение цикла выполнения теку" щей команды. Таким образом, в микросхеме реализуется предварительное включение тока питания узлов оперативных блоков 3, благодаря чему быстродействие И Й микропроцессора сохраняется на прежнем уровне.

938410 торого соединены с „ :: равляющими входами соответствующего 1-I-o узла операционных блоков, о т л и ч а ющ а я с я тем, что, с целью уменьцения потребляемой мощности, в нее 5 введены К ключей коммутации тока питания и К элементов ИЛИ-НЕ, причем входы каждого i-го элемента ИЛИ-HE соединены с управляющими выходами

I-й группы узла управления и с вы" ходами i-й группы разрядов операционного регистра, выходы каждого I-ro элемента ИЛИ-НЕ соединены с управляющим входом i ГО ключа коммутации тока питания, токовый выход каждого

i"ro ключа коммутации тока. питания соединен с входом питания 1-го узла оперативных блоков, токовый вход всех К ключей коммутации тока питания соединен с входом питания уст- 20 ройства °

2.Микросхема по п.1, о т л и ч à ющ а я с я тем, что в качестве элементов ИЛИ-НЕ используются инверторы И Л, входы которых соединены 25 с соответствующими выходами i-й груп пы узла управления и операционного регистра, выходы инверторов И Л подй ключены к выходу элемента ИЛИ-НЕ, в качестве ключей коммутации тока питания используется р-и-р-транзисто" ры, база каждого из которых через резисторы соединена с управляющими, входами соответствующего ключа коммутации тока питания, коллектор и эмиттер каждого транзистора соединены соответственно с токовым выходом и токовым входом соответствующего ключа коммутации тока питания.

Источники информации, принятые во внимание при экспертизе

1. Вильнаи, Верхофштадт. Однокристальная БИС центрального процессора для универсальных миникомпьютеров."Электроника", 1977, и 13, т.50, с. 36, рис. 2.

2. Хортон Энглейд, Иакж, Интегральная интекционная логика - важное достижение технологии биполярных ИС.-„Электроника", 1975, У 3, т.48, с. 32, рис. 11 (прототип).

938410, Составитель А. Янов

Техред К.Мццьо Корректор А. Дзятко

Редактор Г. Ус филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 4480/79 Тираж 959 Подлисное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж"35, Раушская наб., д. 4/5