Устройство тактовой синхронизации регенератора радиоканала

Патент 938420

Авторы

Иллюстрации

Показать все

Реферат

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик о>938420 (61) Дополнительное к авт. свид-ву (22) Заявлено 17.1080 (21) 2995263/18-09 с присоединением заявки ¹ (23) Приоритет

Опубликовано 2306)32 Бюллетень ¹ 23

S13 М. Кл. з

Н 04 Ь 7/08

Н 04 В 3/06

Государственный комитет

СССР по делам изобретен и и и открытий (53) УДК 621. 394. . 662 (088. 8) Дата опубликования описания 2306.82 (72) Авторы изобретения

A.Е. Красковский и Ю.A. Липовецкий

Ленинградский ордена Ленина институт инженеров железнодорожного транспорта им. акад. В.Н-. Образцова (73) Заявитель (54) УСТРОЙСТВО TAKTOBOA СИНХРОНИЗАЦИИ

РЕГЕНЕРАТОРА РАДИОКАНАЛА

Изобретение относится и радиотехнике и предназначено для использования в аппаратуре радиотелеграфной связи и передачи данных, в частности в регенераторах радиоканала.

Известно устройство, содержащее блок формирования зонй временного доверительного интервала, блок селекции, блок определения вероятности попадания фронтов в зону и блок управления, которые служат для изменения скоростей фаэирования и временной селекции фазовых флуктуаций Фронтов входного сигнала (1).

Недостатком этого устройства является ведение черезвычайно медленного при фазовом рассогласовании тактового сигнала УТС относительно входного на величину, достигающую (но не превышающую) половину зоны временного доверительного интервала. Это значительно снижает достоверность передачи информации при использовании в решающем устройстве интегрального метода регистрации.

Известно также устройство тактовой синхронизации регенератора радиоканала, содержащее последовательно соединенные опорный генератор и блок компенсации расхождения частот, после- З0 довательно соединенные асинхронный интегральный приемник, ключ, блок селекции и фазовый дискриминатор, последовательно соединенные выделитель фронтов и анализатор зашумленного сигнала, вход которого объединен с первым входом дополнительного выделения фронтов, а также блок коммутации, выход которого подключен к второму входу блока селекции,а первый вход объединен с первым входом блока селекции, выходом блока управления и вторым входом фазового дискриминатора, при этом к первому входу блока управления подключен первый выход формирователя сигнала синхронизма и потери синхроннзма, второй выход которого подключен к первому входу интегратора, причем второй выход опорного генератора подключен к объединенным первым входам выделения фронтов и асинхронного интегрального приемника, вторые входы которых объединены (2).

Однако в известном устройстве сохраняется длительная работа в несинфазном режиме после перерывов связи

Кроме того, недостатком известного устройства является возможность

938420

301 ложной синхронизации при первоначальном установлении синфазной работы и после перерывов связи.

Пель изобретения вЂ” повыше ние помехоус-.îé÷èBocòè.

Указанная цель достигается тем, что в устройство тактовой синхронизации регенератора радиоканала,содержащее последовательно соединенные опорный генератор и блок компенсации расхождения частос, последо- 10 ,вательно соединенные асинхронный интегральный приемник, ключ, блок селекции и фазовый дискриминатор, последовательно соединенные выделитель фронтов и анализатор зашумлен- !5 ного сигнала, вход которого объединен с первым входом дополнительного выделителя фронтов, а также блок коммутации, выход которого подключен к второму входу блока селекции, а 20 первый вход объединен с первым входом блока селекции, выходом блока управления и вторым входом фазовогб дискриминатора, при этом к первому в ходу блока управления подключен пер- 25 вый выход формирователя сигнала синхронизации и потери синхронизьи, второй выход которого подключен к первому входу интегратора, причем второй выход опорного генератора подключен к объеди ненным первым входам выделителя фронтов и асинхронного и нтеграль ного при - мн ика, вторые входы которых объединены, введены последовательно соединенные формирователь контрольных сигналов и элевЂ” мент ИЛИ, а та кже дополн ительный а нализатор и блок предотвращения ложной синхронизации, первый вход которого подсоединен к выходу асинхронного интегрального приемника,вто- 40 рой вход объединен с первым входом формирователя контрольных сигналов, вторыми входами анализатора зашумленного сигнала и дополнительного выцелителя фронтов и первым выходом фа- 45 зового ди криминатора, второй. выход которого подсоединен,к третьему входу блока селекции, а третий выход через последовательно соединенные формирователь сигнала синхрониэма и потери синхронизма и элемент ИЛИ подсоединен к второму входу блока управления, при этом второй вход элемента ИЛИ объединен с вторым входом блока коммутации и подключен

55 к выходу интегратора, второй вход которого подключен к объединен ным первому входу дополнительного а нализатора, третьему входу анализатора зашумленного сигнала и выходу дополнительного выделителя фронтов, пер60 вый вход которого объединен с третьим входом блока коммутации, четвертый вход которого объединен с третьим входом интегратора и выходом дополнительного анализатора, второй вход которого объединен с вторым входом формирователя контрольных сигналов и выходом выделителя фронтов, причем пятый вход блока коммутации подключен к выходу формирователя контрольных сигналов, а шестой вход блока коммутации подключен к выходу блока предотвращения ложной синхронизации, кроме того, второй выход ключа подсоединен к второму входу формирователя сигнала синхронизма и потери синхронизма.

На чертеже представлена структурно-электрическая схема устройства.

Устройство тактовой синхронизации содержит опорный генератор 1, блок 2 компенсации расхождения частот, фазовый дискриминатор 3, блок 4 селекции, блок 5 коммутации,асинхронный интегральный приемник 6, анализатор 7 зашумленного сигнала, ключ 8, выделитель 9 фронтов, формирователь 10 сигнала синхронизма и потери синхронизма, блок 11 управления, блок 12 предотвращения ложного синхронизма, формирователь 13 контрольных сигналов, дополнительный выделитель 14 фронтов, интегратор 15, дополнительный анализатор 16 и элемент ИЛИ 17.

Предлагаемое устройство работает следующим образом.

Подстройка частоты опорного генератора 1 при фазовом рассогласовании осуществляется косвенным способом, фазовым дискриминатором 3, путем добавления или вычитания импульсов в исходной импульсной последовательности. Блок 2 выполняет функцию компенсации расстройки частоты опорного генератора 1 относительно частоты входного сигнала, т.е ° сводит к нулю статическую ошибку синхронизации.

В выделителе 9 фронтов осуществляется дискретизация временного положения фронтов входного сигнала, для чего на один из входов выделителя 9 фронтов поступает сигнал с выхода опорного генератора 1. Выделенные фронты в синхронном режиме через блок 5 коммутации поступают на вход блока 4 селекции. В указанном режиме блок 4 селекции осуществляет селекцию фронтов входного сигнала по величине краевых искажений, т.е. на подстройку поступают лишь фронты, попавшие в зону временного доверительного интервала (зону селекции), которая формируется в фазовом дискриминаторе 3 и поступает на другой вход блока 4 селекции.

В режиме поиска синфаэ ного состояния фронты сигнала поступают на подстройку через асинхронный интегральный приемник 6, блок 12, блок 5 коммутации, минуя зону селек-, ции в блоке 4 селекции ° Асинхронный интегральный приемник 6 выполняет

938420

Функцию преобразования дроблений сигнала в краевые искажения, а на его выходе осуществляется дискретизация временного положения фронтов преобразованного сигнала, для чего на один из его выходов подается сигнал с выхода опорного генератора 1.

В связи с преобразованием дроблений сигнала в краевые искажения возникает воэможность осуществления ложной синхронизации, когда оба фронта элементарной посылки входного сигнала оказываются в Одном тактовом интервале. Для исключения этой возможности в блоке 12 осуществляется заблаговременный переход к однополярной синхронизации. В блоке 5 коммутации осуществляется корректировка фазы смещенных в процессе преобразования в асинхронном интегральном приемнике 8 фронтов входного сигнала.

В режиме поиска состояния синхронизма, для ускорения включения большого коэффициента интегрирования в фазовом дискриминаторе 3, все фронты с выхода асинхронного интегрального приемника б через ключ 8 поступают на формирователь 10. В синхронном режиме, для исключения формирования ложного сигнала потери синхронизма, фронты с выхода выделителя 9 фронтов проходят на вход формирова.теля 10 через анализатор 7 и ключ 8.

Фронты на выходе анализатора 7 появляются лишь в случае отсутствия импульсов дробления в тактовом интервале, т.е. когда на выходе дополнительного выделителя 14 фронтов сигнал отсутствует.

Формирование сигнала синхронизма происходит после прохождения определенного выбранного числа фронтов на вход формирователя 10 при условии отсутствия за период анализа .сигнала потери синхронизма. При этом с помощью блока 11 управления осуществляется включение действия зоны в блоке 4 селекции, включение большого коэффициента интегрирования в фазовом дискриминаторе 3 и подключение анализатора 7. Признаком отсутствия состояния синхронизма является наличие преобладания фронтов входного сигнала в одной половине временной зоны анализа, поступающей на вход формирователя 10 с выхода фазового дискриминатора 3. Сигнал потери синхронизма через элемент ИЛИ 17 поступает на вход блока 11 управления, с помощью которого производится отключение действия зоны в блоке 4 селекции, перевод фазового дискриминатора 3 на малый коэффициент интегрирования импульсов подстройки (быстрое фазирование), отключение анализатора 7, а на подстройку через блок 5 коммутации и блок 12 поступают фронты с выхода асинхронного интегрального приемника б.

При действии на вход устройства в синхронном режиме сплошного шума на выходе дополнительного выделителя

14 фронтов за такт формируется сигнал, который поступает на интегравЂ” тор 15. Сигнал с выхода интегратора

15 с помощью блока 5 коммутации зап10 рещает прохождение на подстройку фронтов с выхода выделителя 9 фронтов и одновременно через элемент

ИЛИ 17 поступает на вход блока 11 управления, который включает малый

15 коэффициент интегрирования импульсов подстройки в фазовом дискриминаторе

3, отключает действие зоны в блоке 4 селекции, анализатор 7 и подготавливает прохождение на подстройку фронтов с выхода 12 блока.

Таким образом, сигнал потери синхронизма формироваться не будет, поскольку при действии сплошного шума фронты на выходе асинхронного интегрального приемника 6 будут отсутствовать. Это особенно важно во время перестройки рабочих частот передатчиков и приемников радиолинии.

При этом устройство будет подготовлено к проведению быстрого фазирования при поступлении на вход полезного сигнала.

Разрешением прохождения фронтов на подстройку является наличие сигнала на выходе анализатора 16,действие которого основано на подсчете определенного числа первых фронтов за такт, при условии, что дробления сигнала (третьи фронты за такт) отсутствуют. Включение действия зоны

40 селекции, большого коэффициента интегрирования в фазовом дискриминаторе

3 и подключение анализатора 7 при этом производится с появлением сигнала синхронизма на выходе формиро45 вателя 10.

При поступлении на вход устройства сигнала отжатия или нажатия импульсы подстройки не вырабатываются (из-за отсутствия фронтов) . В результате при наличии расстройки между опорными генераторами передачи и приема возможен дрейф тактового сигнала, поскольку в блоке 2 компенсации расстройки не производится.

Поэтому при .постУплении полезного сигнала устройство должно быть подготовлено для ведения быстрого фазирования. Включение ьилого коэффициента интегрирования, отключение действия зоны селекции и включение бО асинхр нного инте1-рального приемника

6 осуществляется с появлением сигнала на выходе формирователя 13, который через элемент ИЛИ 17 воздействует на блок 11 управления. Этим

65 же сигналом с помощью блока 5 комму938420, Формула изобретения тации запрещается прохождение лож- ных фро нтов на подстройку во время существования на входе сигналов отжатия илн нажатия.

Действие формирователя 13 основано на подсчете определенного числа импульсов тактовой частоты при условии отсутствия фронтов входного сигнала за период анализа.

С появлением полезного сигнала на выходе дополйительного анализатора 1610 формируется импульс, под воздействием которого с помощью блока 5 коьмутации фронты поступают на подстройку.

Предлагаемое. устройство обеспечивает оптимальный алгоритм определе- 15 ния синфазного состояния системы тактовой синхронизации и потери синхронизма в условиях аддитивных и мультипликативных помех, обеспечи" вает высокую цикловую устойчивость синхронизации в режиме поиска синхронизма при наличии в канале преобладания и интенсивных дробленйй сигнала.

Устройство тактовой синхронизациь регенератора радиоканала, содержащее последовательно соединенные опорный генератор и блок;"омпенсации расхождения частот, последовательно соединенные асинхронный интегральный. приемник, ключ, блок селекции и фазовый дискриминатор, последовательно соединенные выделитель фронтов и анализатор зашумленного сигнала, вход которого объединен с первым входом дополнительного выделителя фронтов, а также блок коммутации, выход кото- 40 рого подключен к второму„входу блока селекции, а первый вход объединен с первым входом блока селекции, выходом блока управления и вторым входом фазового дискриминатора, при 45 этом к первому входу блока управления подключен первый выход формирователя сигнала синхронизации и потери синхронизма, второй выход которого подключен к первому входу ин- 50 тегратора, причем второй выход опорного генератора подключен к объединенным первым входам выделителя фронтов и асинхронного интегрального приемника, вторые входы которых объединены, о т л и .ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные формирователь контрольных сигналов и элемент ИЛИ, а также дополни;ельиый анализатор и блок предотвращения ложной синхронизации, первый вход которово подсоединен к выходу асинхронного интегрального приемника, второй вход объединен с первым входом формирователя контрольных сигналов, вторыми входами анализатора зашумленного сигнала и дополнительного выделителя фронтов и первым выходом фазового дискриминатора, второй выход которого подсоединен к третьему входу блока селекции,.а третий выход через последовательно соединенные формирователь сигнала синхронизма и потери синхронизма и элемент ИЛИ подсоединен к второму входу блока управления, при этом второй вход элемента ИЛИ объединен с вторым входом бло ка коммутации и подключен к выходу интегратора, второй вход которого подключен к объединеиньм первому входу дополнительного анализатора, третьему входу анализатора зашумленного сигнала и выходу дополнительного выделителя фронтов, первый вход которого объединен с третьим входом блока коммутации, четвертый вход которого объединен с третьим входом интегратора и выходом дополнительного анализатора, второй вход которого объединен с вторым входом формирова,теля контрольных сигналов и выходом выделителя фронтов, причем пятый вход блока коммутации подключен к выходу формирователя контрольных, сигналов, а шестой вход блока коммутации подключен:- к выходу блока предотвращения ложной синхронизации, кроме того, второй выход ключа подсоединен к второму входу формирователя сигнала синхронизма и потери синхронизма.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 640440, кл. Н 04 Ь 7/08, 1976.

2. Авторское свидетельство СССР по заявке 9 2889784,кл.Н 04 4 7/08, 27.06.80 (прототип) .

Составитель Т. Поддубняк

Редактор Г. Ус Техред yg. Tenep Корректор В. Бутяга

Заказ 4482/80 Тираж 688 .Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1l3035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, .4