Устройство для отображения графической информации на экране электронно-лучевой трубки

Устройство для отображения графической информации на экране электронно-лучевой трубки

Иллюстрации

Показать все

Реферат

 

iii 940213

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (5! )М. Кд.

6 09 G 1/16 (61) Дополнительное к авт. свид-ву— (22) Заявлено 30.12.80 (21)3228558/18-24 с прнсоелинением заявки.%— (23) Приоритет

Опубликовано 30.06,82. Бюллетень №24

Дата опубликования описания 02.07.82

3еоударстееииый комитет

СССР ло делам изобретений и открытий (53) УДК 681. ..327. 1 1 (088.8) »

1 (72) Авторы изобретения

В. Р. Берман и А. В. Фридлянд (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ГРАФИЧЕСКОЙ

ИНФОРМАЦИИ НА ЭКРАНЕ ЭЛЕКТРОННОЛУЧЕВОЙ ТРУБКИ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств и систем отображения информации.

Известны аналоговые устройства, поз5 воляющие отображать на экране электроннолучевой трубки графическую информациюВ этом устройстве формирование сигналов, подаваемых на выходные каскацы и систему отклонения электроннолучевой трубки, производится с помощью схем, ссст ояших из дифференциальных усилителей, аналоговых интеграторов, аналоговых умножителей (1). т5

Общим недостатком этих устройств является низкая точность формируемых сигналов отклонения, что приводит к искажениям информации, неприемлемым в большинстве современных радиотехничес- 20 ких информационных систем.

Наиболее близким по технической сущности к предлагаемому устройству является цифровой генератор графической твтформации, содержащий по каждой из координат первый цифро-аналоговый преобразователь (ЦАП) и усилитель постоянного тока (УПТ), подключенный к отклоняющей системе электроннолучевой трубки (ЭЛТ), блок управления, первый вход которого соединен с коцовой шиной цанных, являющейся первым входом устройства и подключенной к первому входу блока синхронизации, второй вход блока управления подключен к кодовой шине адресов, являющейся вторым входом устройства (2).

Существенным недостатком этого уегройства является малая скорость отображения векторной графической информации, ограниченная быстродействием цифровых элементов, формирующих сигналы отклонения. При использовании для построения этого устройства, например, цифровых микросхем серии 155 и выборе частоты синхронизации, равной 6мГц, вектор максимальной цлины на современной ЭЛТ, 3 9402 имеющей 2 -2+ элементов разрешения, ! отображается за время 66„,. 210 q ) = р0- 4О мыс,, что снижает общий обьем отображаемой информации и не соответствует требованиям, прецьявляемым к современным радиотехническим информаци онным системам.

Uenb изобретения - повышение быстро- цействия устройства. 10

Поставленная цель постигается тем, что в устройство, соцержащее по каждой из координат первые цифро-аналоговые преобразователи (UAD ) и усилитель постоянного тока (УПТ), подключенный к отклоняющей системе ЭЛТ, блок управле- ния, первый ахоп которого соединен с коповой шиной данных, являющейся первым входом устройства и подключенной к первому входу блока синхронизации, второй вхоп блока управления подключен к коповой шине адресов, являющейся вторым входом устройства, введены по кажцой из координат первые регистры, вхоцы которых соединены с кодовой шиной панных, первые и вторые умножители, первые входы которых соединены с выходами первых регистров, вторые регистры, выходы которых подключены к входам первых UAH, коммутаторы по коорцинатам X и У, первые входы которых соецинены с коцовой шиной данных, вторые входы — с выходами первых умножителей, третьи вхоцыс выходами вторых умножителей, вычислители, первые входы которых соединены. с выхоцами коммутаторов по координатам З

Х и У, вторые вхопы - с выходами вторых регистров, а выходы попключены к входам вторых регистров, последовательно соепиненные межпу собой сумматор и

40 блок памяти, выход которого попключен к входу УПТ, первые входы сумматоров соепинены с выходами первых UAH, а также после цовательно соединенные интегратор, вторые UAH и третьи регистры, входы которых соединены с выходами вы45 числителей, выходы интеграторов — с вторыми вхоцами сумматоров, компаратор, выход которого подключен к модулятору

ЭЛТ, первый коммутатор, входы которого соецинены с соответствующими выхопами вычислителей, четвертый регистр, вхоц которого соецинен с выходом первого коммутатора, и третий UMI, вход которого соединен с выходом четвертого регистра, а выхоц соединен с первым вхоцом хомпараторов, второй коммутатор, вхоцы кругорого подключены к соответствующим выходам интеграторов, а выхоц — к вто13 4 рому входу компаратора, пятый регистр, вход которого соединен с кодовой шиной панных, а выход — с вторым вхоцом вторых умножителей, целитель частоты, вход которого является третьим входом устройства, а выход соединен с вторым входом блока синхронизации, с вторым входом первых умножителей и третьим входом блока управления, причем выход блока синхронизации подключен к четвертому вхопу блока управления.

На чертеже препставлена структурная схема устройства отображения графической информации на экране электроннолучевой трубки.

Устройство сопержит по кажцой из коорцинат первые регистры 1,2, первые умножители 3, 4, вторые умножители 5, 6, коммутаторы 7, 8 по коорцинатам Х и У, вычислители 9, 10, вторые регистры 11, 12, первые цифро-аналоговые пре образователи (UAH) 13, 14, сумматоры 15, 16, блоки 17, 18 памяти, усилители

19, 20 постоянного тока, ЭЛТ 21, третьи регистры 22, 23, вторые UAH 24, 25, интеграторы 26, 27, первый коммутатор 28, четвертый регистр 29, третий UAH 30, комп арат ор 3 1, второй коммутатор 32, пятый регистр 33, блок.

34 управления, целитель 35 частоты, блок 36 синхронизации, кодовую шину .

37 данных и кодовую шину 38 ацресов.

Коповая шина 37 данных прецназначена пля поцачи информационных кодов, необхопимых цля отображения графической информации (коман цных слав, Ко!105 р, 51и Ъ, со а наклона вектора, кода а . длины вектора, кода К масштабного коэффициента пля выбора необхопимой скорости отображения первичной развертки, кодов начальной позиции X с и Уо ).

Кодовая шина 38 адресов препназначена цля поцачи кодов апресов, опрецеляющих конкретный приемник коповой информации. Третий вход устройств препназначен цля подачи синхросерии частот fo .

При отображении векторов и линий развертки в каждый момент времени D,опжно выполняться соотношение межпу сигналами отклонения по ортогональным осямХи У

Х-Хо Y- Yo (1) Ъ CoS P гпе Х У вЂ” коорцинаты начальной точ0 ки вектора (линии развертки); (к+ )цТ <

У.=Xc,» 5: (МИP I Ю)КЬТ

k.=-О К Т

Аналогично

Ь (K+4)6T g (.>= о+ Е (cosp J — Й) К Т (5} zs

Как видно из выражений (4) и (5), цля отображения вектора (линий развертки) необходимо формировать по обеим осям цифровые ступенчатые функции

X=Xo+,Я 51»ф КьТ (6)

К=О йТ ь (=У„» Е Cos) „. К Т

1 =0 (7) при ЬсС, выбираемом равным 2 элеА ментов разрешения экрана, и сглаживать их аналоговыми сигналами интеграторов (М)ЬТ gg

3 =61иР> )

Дф, 6.Т () = — 1 (1+ 4}ьТ (=со (ь J

at Т (9)

Соответствук>щим выбором разряднос45 тей цифровых функций и величин сглаживающих сигналов можно наилучшим образом совместно реализовать противоречивые требования к быстродействию и точности формируемых сигналов отклоне50 ния по осям Х и У.

Для произвольной (с точки цо элемента разрешения экрана ЭЛТ) установки длины вектора (линии развертки) его разрядность должна быть равна М, так

55 чтобы 2 = И вЂ” числу элементов разрез шения на экране. Эти N ра:зряцов делятся на В + А, причем коц, записанный в

30 (8) 5 0402

Х, У вЂ” координаты текущей точки вектора (линии развертки); — угол наклона относительно оси У.

Учитывая, что У = aC-cosy, где с — 5 текущая длина вектора (линия развертки), после дифференцирования получим

Интегрируя его выражение, имеем 10 т „

Х=ХО+ 1И 3 gg 4t (3) о

Представляя полученный интеграл в виде суммы интегралов меньшей величины, g получим выражение, математически описываощее принцип используемого в устройстве цифро-аналогового отображения векторов

h,XR = hk Я1И 1 (10) Ь д = ЬР. COSP, (11) гце Ь P — число,. соцержащее в А млацR ших разрядов кода оС

Управление работой всего устройства осуществляется единым блоком 34 управления. Перед началом отображения очерецного вектора (линии развертки) блок

34 управления произвоцит цешифрацию кодов адресов, приходящих по nmHe 38, и в соответствии с этими кодами вырабатывает импульсы записи, которыми записываются в соответствующие блоки устройства информанионные коды, синхронно поступающие по шине 37 данных. Принимая с выхоца целителя 35 частоты серию импульсов f4, блок 34 управления формирует серию», задержанную относительно на половину периода. Эти серии хронизируют работу всех блоков устройства. Блок 34 управления фор п рует сигналы, управляющие работой коммутаторов 7(8) по координатам Х и У, первого коммутатора 28, второго коммутатора 32, вычислителей 0(10), компаратора 31. По записанному в блок управления коду масштабного коэффициента K он производит выбор постоянных времени интегрирования и формирует сигнал, управлян щий делителем 35 частоты. Кроме того, блок 34 управления выполняет логическую операнию Исключающее ИЛИ цля второ-. го и третьего разряцов коца Р, записываемых с кодовой шины 37. цанных в его внутреннюю память. Эта операция позволяет определить ось, по которой сигнал отклонения для кажцого у ла имеет большую величину, и выдать соответствующие управляющие сигналы íà первый коммутатор 28 и второй коммутатор 32, Делитель 35 частоты производит необходимое деление вхоцной частоты „.

При отображении векторов коэфф щ ент деления равен единице. При отображении

13 6

B старших разрядах, определяет число полных приращений цифровой ступенчатой функции (6), (7), а код, записанный в А младших разрядов, величину остаточного участка Ь Р< Л сС =2

Момент окончания написания вектора (линия развертки) определяется по моменту равенства, при отображении остаточного участка линии, сигналов интеграторов (8}, (9) с заоанее вычисленными уровнями АХ< и b, Yg по каждой из координат

9402 линий развертки частота Х на выходе делителя 35 частоты определяется управляющим сигналом, формируемым блоком

34 управления.

Блок 36 синхронизации вычисляет вре- медной интервал, в течение которого формируются полные приращения цифровой ступенчатой функции. Блок 36 синхронизации, по сути являющийся преобразователем код-время, может быть пострсен, 10 например, HB основе цифрового счетчика, в который через кодовую шину 37 данных заносится в обратном коде B старших разрядов кода длины вектора (линии развертки) с ., дешифратора нуловot о кода и триггера, запоминающего выходной сигнал цешифратора. С выхода целителя 35 частоты на второй вход блока 36 синхронизации подается пачка импульсов частоты Iq . При этом блок 36 синхрониза-щ ции выдает сигнал окончания временного интервала после прохождения числа импульсов 1, равного числу, записанному в B старших разрядах коца плюс 1. В первый регистр 1 по оси Х и 2 по оси

У записываются коды тригонометрически." функций Б1и Р и СО,. которые хранятся там в течение всего времени отображения вектора или линии развертки.

Первые умножители 3 и 4 по каждой из координат используется цля вычисления приращений ЬХ =51и P&oL и Ь 1 =C QЬс для цифровых ступенчатых функций (6) и (7). Вычисление производится путем временного умножения пачки импульсов

35 поступающей с делителя 35 частоты на вторые входы этих элементов, на коды 1И)3 и сО р, снимаемые с первых регистров 1 и 2 по каждой из координат.

Умножители 3 и 4 могут быть реализова 0 ны, например, на основе интегратора с параллельным переносом.

Вторые умножители 5 и 6 по KGRHoA из координ BT являются у множите лями ти» па "код на код". С их помощью вычисля45 ются значения ортогональных составляющих Ь Xg u DYE остаточного участка линии, величина которого 5R записана в А младших разрядах кода Q . оды МИ и

Са р поцаются на первые входы вторых

50 умножителей 5 и 6 по каждой из координат, а А разряцов кода с(поступают на второй вход с выхода пятого регистра 33, который выполняет роль регистра памяти, получающего эту информацию с кодовой шины 37 данных, В соответствии с упра- 5 вляюшими сигналами m блока 34 управления через коммутаторы 7 и 8 по координатам Х и У по какцой из коорцинат

13 8 производится пропускание либо коца Х и

Уо начальной точки линии с кодовой шины

37 данных, либо кода ЛХ и дУ с выхода первых умножителей 3 и 4 по каждой из координат, либо кода Хд и pУ с выхоаоа вторых умножителей 5 и 6 по каждой из координат.

Вычислители 9 и 10 (АЛУ) по каждой из координат выполняют следующие, арифметические и логические функции:

1)F=Э

2) F =-С

3) F=C+D

4) Р=С р

5) F=0

На первые входы вычислителей 9 и 10 поступают коды с выхода коммутаторов 7 и 8. Иа вторые входы поступают коды с выхода вторых регистров 11 и 12. Выбор функции работы вычислителей 9 и

10 осуществляется блоком 34 управле -ния.

Вычислители 9 и 10 по каждой из координат, выполняющие перечисленные функции, могут быть реализованы, например, на основе микросхем АЛУ типа

155ИПЗ, количество которых выбирается в соответствии с требуемой разряцностью, и схемами ускоренного переноса 155ИП4.

Первые цифро-аналоговые преобразователи 13 и 15 на каждой из координат преобразуют цифровой код функций (6) и (7) в аналоговый сигнал соответствующей величины. Они содержат внутненние элементы памяти (дополнительные регистры) 39 и 4.0 и преобразователи 41 и

42 код-ток по каждой из координат.

Аналоговый сигнал, сглаживающий цифровую ступенчатую функцию, формиру ется в соответствии с выражениями (8) и (9) после довательно соединенной цепочкой элементов по каждой из координат: третьи регистры 22(23) — вторые

11АП 24 (25) - интеграторы 26(27).

Перед началом очередного периода к Т сглаживания цифровой функции в третьи регистры 22 и 23 по каждой из координат записывается код поцынтегральной величины ЬХ и Ь Y

Вторые UAIl 24 и 25 преобразу1от этот код в аналоговый сигнал нужной полярности, определяемый кодом знака соответствующей тригонометрической функции (т.е. ориентацией линии), поступающий от блока 34 управления, куца он записан с кодовой шины 37 данных. Интеграторы 26 и 27 по каждой из коор213 10

9 940 цниат формируют сигнал, описываемый выражениями (8) и (9). Сумматорами

15 и 16 по каждой из координат осуществляется суммирование си1налов с выходов первых ЦАП 13 и 14 и вы. ходных сигналов интеграторов 26 и 27.

Сумматоры 15 и 16 могут быть реализованы, например, путем подключения токового выхода интеграторов 26 и 27 к точке суммирования (с малым входным 10 сопротивлением) разрядных токов первых

БАП 13 и 14. На вьасоде сумматоров

15 и 16 формируется пилообразный си нал, описываемый выражениями (4) и (5).

Для исключения влияния выбросов в 35 пилообразном сигнале, возникающих по кажцой из координат в моменты обнуления интеграторов 26 (27) и изменения коца в дополнительном регистре 39(40) 0АП

13(.14), в устройстве применяются блоки щ

17(18) памяти. Они состоят из кгпочевого элемента 43(44) и аналогового запоминающего элемента 45(46), например конденсатора.

На время выброса и следующего за. д5 ним переходного процесса в первых UAIT

13 и 14 и интеграторах 26 и 27 ключевые элементы 43 и 44 размыкаются сигналом от блока 34 управления, при этом на аналоговых запсминакнцих элементах

45 и 46 запоминаются уровни напряжения до начала выброса.

Усилители 19 и 20 постоянного тока усиливают сигнал с выхода блоков 17 и

18 памяти дo ве мчины, достаточной цля подачи в отклонякнцую систему ЭЛТ 21, 35 которая осуществляет отклонение дуче в любую точку экрана. Первый коммутатор

28 предназначен цля пропускания в цепь управления выключения подсвета, состоя49 щую из четвертого регистра.29, третьего БАП 30 и компаратора 31, кода ортогональной составляющей остаточного участка dR кода алины линии сС, имеющего большую величину (dX или йУ ). Уп45 равление пропусканием зависит от угла наклона линии Р и осуществляется блоком 34 управления описанным выше способом. Аналогичным образом управляется и второй коммутатор 32, который пропускает сигнал интегратора 26 или 27 по

50 оцной из координат с большей величинойотклонения. Коды ЬХр или ЬУр с выхэда первого коммутатора 26 записываются В четвертый регистр 29 и в третьем

UAfl 30 преобразуются с учетом знака

515 P (СО Ъ ) в аналоговый сигнал соот ветствующей полярности. Компаретор 3 1 в нужный интервал времени производит сравнение сигналсв с выхода третьего

UAH 30 и второго коммутатора 32. При

paBeHcTbe уровней в этом интервале времени компаратором 31 выкаочается подсвет ЭЛТ.

Устройство отображения графической информации работает слецукацим образом.

Перец началом отображения вектора в устройстьо по кодовой шине 37 данных поступают коды, которые в соответствии с адресами, синхронно приходящими по коцсвой шине 38 адрессв, записываются в следующие блоки и элементы: коц начального положения Хо — во второй регистр ll и в дополнительный регистр

39 первого ПАП 13 по оси Х; код начального положения (о - во второй . регистр 12 и в дополнительный регистр

40 первого UAII 14 по оси У код

gjqp — в первый регистр 1 по оси Х; коц со Ъ вЂ” во второй регистр 2 по оси Y коц длины вектора о :1- старшие В разряцов — в блок 36 синхронизации, младшие А разрядов - в пятый регистр

33; код масштабного коэффициента — в блок 34 управления, второй и третий разряды коца угла P — в блок 34 yw равления; коды знаков 610 р и Со - в блок 34 управления.

П1ж записи кодов Х с, Уо блок 34 управления обеспечивает их прохождение путем подключения к выходу коммутатора 7 и 8 его перього входа н установки в вычислителчх 9 и 10 функции

После момента 1 записи этих кодов к выходу коммутаторов 7 и 8 подключается его третий вход. При этом на выходе вычислителе", г 10 по координатам Х и У к моменту начала написания вектора цолжны появиться вычисленные во вторых умнщсителях 5 и 6 коц 6Хр н в Уо . Больший из этих кодов через первый коммутатор 28 посту пает на вход четвертого регистра 29.

Импульс начала линии (ИНЛ), который может вырабатываться как блоком 34 упраьления, так и приходить извне, записывает этот код В четвертый регистр

29 к включает делитель 35 частоты. В случае отображения вектора вторичной информации выходная частота делителя равна входной K

Хронизация работы устройства произ водится двумя сериями 1 и f< равной частоты и сдвинутыми в блоке 34 управления друг относительно друга на половину периоца э,Т. Серия 5 определяет моменты вычисления первыми умножите940 лями 3 и 4 и прпрашений ЬХ и Л У цифровой ступенчатой функции (6) и (7), записи во вторых регистрах 11 и J 2 значений этой функции, управляет блоком

36 синхронизации. Серия 5 управляет записью кода приращений ьХ и л У в третьи регистры 22 и 23, записью кодов цифровой ступенчатой функции (6) и (7) во внутренних дополнительных регистрах

39 и 40 первых цифро-аналоговых про- rÎ образователей 13 и 14, работой интеграторов 26 и 27 и блоков 17 и 18 памяти. После появления импульса начала линии блок 34 управления включает коммутаторы 7 и 8 в режим пропускания ко- >5 дов с выхоца первых умножителей 3 и 4, Им же производится перезапись во вторые регистры 11 и 12 кода Х„и У„при выполнении вычислителями 9 и 10 функции

Г, После<уМ1У 9 и 10 устанавливается2р режим F=0. В момент - .4 первый импульс серии 2 одновременно переписывает во внутренние дополнительные регистры 3 9 и 40 первых ЦАП 13 и 14 коды значения цифровой функции (6) и (7) и в тре- 25 тьи регистры 22 и 23 — коды ортогональных ЬХ и Ь У полных приражений 4.

Этим же импульсом размыкаются ключевые элементы 43 и 44 блоков 17 и 18 памяти. По заднему фронту иъатульса за- р мыкаются ключевые элементы 43 и 44, включаются интеграторы 26 и 27 и начинается формирование пилообразного сигнала (8) и (9) по каждой из коорци- . нат с амплитудой, равной прирашению ци- З фровой ступенчатой функции (6) и (7).

Во время формирования пилообразного сигнала вычислители 9 и 10 вычисляют следуюший коц цифровой ступенчатой функции (6) и (7) F =- С Е З, который втС 40 рым импульсом сории f записывается во вторые регистры 11 и 12 и, вслец за этим, пропускает вычисленны" пе рвыми умножителями 3 и 4. при пос-у-плении то ГО. же импульса, код ЬХ и ЬУ следую» 4 щего приращения цифровой ступенчатой функции (6) и (7). Передним фронтом второго импульса серии Ха обнуляются интеграторы 26 и 27, размыкаются ключи 43 и 44 блоков 17 и 18 памяти, в цополнительные регистры 39 и 40 первых

ЦАП 13 и 14 заносится новый код цифровой ступенчатой функции (6) и (7), а в третьи rior истры 22 и 23 — код нового прирашения ЬХ и ЬУ, 55

После окончания этого импульса начинается формирование нового пилообразного сигнала относительно нового уровня цифровой функции. Палее формирование по213 12 лных прирашений цифровой ступенчатой функции и сглаживания ее- сигналом ННТегратора происходит аналогично. Блок 36 синхронизации считает импульсы серии и после прохождения их числа, равного (в + l) (где в — число, записанное в В старших Разрядах кода сс ), выдает на блок управления соответствующий логический сигнал (момент 4g ). При нулевом числе, содержащемся в В старших разрядах кода, режим воспроизведения остаточного участка устанавливается сразу же.

В интервал времени 6 — 4 при форми6 ровании последнего из полных пилообразных сигналов через вычислители 9 и 10 (Режим F = О) на входы третьих Регистров 22 и 23 поступает коц слецующего полного приращения по каждой из координат. После записи этого кода и начала формирования пилообразного сигнала по каждой из координат (момент 46) блок

34 управления включает компаратор 3 )., кот орый определяет м омент пaвerrс "p a большего пилообразного сигнала, проходяшего через третий коммутатор 32, и уровня, равного 5Х< или Ь Ур . В момент равенства этих сигналов (-1 )

7 компаратором 31 выключается подсвет электроннолучевой трубки.

В интервале времени с6- -(. < вычислители 9 и 10 выполняют функцию F =-С.

Таким образом, слецуюший импульс серии т.„(момент 4g ) перезаписывает во вторые Регистры 11 и 12 ранее находившийся там код. В интервале времени (8— вычислители 9 и 10 выполняют функцию F = О, так что импульс серии р (момент 4cr ) записывает в тpeтьи регистры 22 и 23 по каждой из координат нулевой код, Оцнов1>еменно этим же импульсом, как и ранее, обнуляются интеграторы 26 и 27 и размыкаются на время переходных процессов ключевые элементы 43 и 44 блоков 17 и 18 памяти по каждой из координат, После момента времени Е> вычислители 9 и 10 выполняют функцию F =, С + 3, и риче м на первый вхоц через коммутаторы 7 и

8 по каждой из координат поцается код

Ь Х ) и 6У с выхода вторых умножителей 5 и 6. На выходе вычислителей

9 и 10 формируется коц, соответствуюший конечной точке отображениявектора, который импульсом в момент 47о -записывается во вторые Регистры 11 и 12, a e момент 1 „- в дополнительные rieгистры 39 и 40 первых ЦАП 13 и 14.

При этом луч ЭЛТ коцом устанааливас тся в конечную точку отображРнпого

Работа устройства при отображении линий развертки аналогична работе при

10 отображении векторов вторично.". информации с тем лишь отличием, что в соответствии с масштабирующим коэффициентом

К изменяется частота импульсов на выхопе целителя 3 5 частоты и устанавливаются другие постоянные времени интеграторов 26 и 27 по кажпой из координат.

Таким образом, использование препла- 20 гаемого устройства позволит отображать на экране ЭЛТ векторы вторичной информации с большей скоростью, что в сочетании с сохранением возможности воспроизвеаения линий первичной развертки в 25 этой же структуре уповлетворяет требованиям, препьявляемым к устройствам отображения информации рапиотехнических информационных систем, 30

13 94О вектора и блоком 34 управления включа. ется попсвет трубки. Послепний имцульс серии 1 выпеляется блоком 34 управления как импульс конца линии и может быть использован пля установки в исхоп5 ное состояние всех элементов устройства и выпачи на любые внешние вычислительные и управляющие блоки.

При условии, что современные ЭЛТ обеспечивают 2 эле ментов разрешения

11 на диаметр трубки, коп плины вектора полжен выражаться 11-разрядным копом.

Если из них, например, 7 разряпов испочьзовать как старшие и по ним формировать цифровую ступенчатую функцию (6) и (7), а 4 разряпа испощьзовать как младшие и по ним формировать пилообразные сглаживающие сигналы (максимальной величины 2 =16 элементам разре4 шения экрана ЭЛТ), то время отображенияi вектора максимальной плины (Q=

=1 1 1 1 1 1 1 1 1 1 1) составит при „=1,5 мГц

ТФ 2. Ьт= 12.8 ==9Oмке

7 1 (,5 101

Формула изобретения

Устройство пля отображения графической информации на экране электроннолучевой трубки, сопержашее по кажпой из коорпинат первые цифро-аналоговые преобразователи и усилитель постоянного тока, подключенный к отклоняющей системе

213 14 электроннолучевой трубки, блок управле ния, первый вход которого соединен с коповой шиной данных, являющейся первым вхопом устройства и попключенной к первому входу блока синхронизации, второй вхоп блока управления попключен к коповой шине апресов, являющейся вторым вхопом устройства, о т л и ч а ю— ,щ е е с я тем, что, с целью повышения быстродействия устройства, в него ввепены по кажпой из коорпинат первые реги=тры, вхопы которых соединены с копс вой шиной панных, первые и вторые умножители, первые вхопы которых соепинены с выходами первых регистров, вторые регистры, выхопы которых попключены к входам первых цифро-аналоговых преобразователей, коммутаторы по коо г пинатам Х и У, первые входы которых ссепинены с копоазой шиной данных, вторые вхопы — с выхопами первых умножителей, третьи вхопы — с выходом вторых умножителей, вычислители, первые вхопы которых соепинены с выхопами коммутаторов по коорпинатам Х н У, вторые вхопы — с выхопами вторых регистров, а выхопы попключены к вхопам вторых регистров, последовательно соепнненные сумматор и блок памяти, выхоп которого подключен к вхопу усилителя постоялого тока, первые вхопы сумматоров соединены с выходами первых цифро-аналоговых преобразователей, а такъсе последовательно соепиненные интегратор, вторые цифро-аналоговые преобразователи и третьи регистры вхопы которых соепинены с выхопами вычислителей, выхопы интеграторов соепинены с вторыми вхопами сумматоров. компаратор, выход которого попключен к модулятору электроннолучевой трубки, первый коммутатор, вхопы которого соепинены с соответствующими выходами вычистщтелей, четвертый регистр, вхоп которого соепинен с выхопом первого коммутатора, и третий циф- ро-аналоговый преобразователь, вход которого соепинен с выходом четвертого регистра, а выход соединен с первым вхопом компаратора, второй коммутатор, вхопы которого попключены к соответствуюшим выхопам интеграторов, а выхоп — к второму вхопу компаратора, пятый регистр, вход которого соединен с коповой шиной панных, а выход - с вторым входом вторых умножителей, делитель частоты, вход которого является третьим вхопом устройства, а выход соепинен с вторым вхопом блока синхронизации, с вторым вхопом первых умножителей и третьим

Вхопом блока управления, причем выхоп

15 9402 1 блока синхронизации подключен к четвертому входу блока управления.

Источники информации, принятые во внимание при экспертизе

3 16

1. Авторское свидетельство СССР

М 54284 1, кл. G 06 К 1 5(20, 19 75.

2. Патент США М 4115863, кл. 364-52, опублик. 1979 (прототип).

ВНИИПИ Заказ 4674/73 Тираж 472 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4