Запоминающее устройство с самоконтролем

Запоминающее устройство с самоконтролем

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Рес убтт пп 940241 (6! ) Дополнительное к авт. свид-ву (22) Заявлено 29. 12.80 (2! ) 3228584/18-24 с присоединением заявки J% (23) Приоритет

Опубликовано 30.06.82. Бюллетень №24

Дата опубликования описания 03.07.82 (51 } М. Кл.

511 С 29/00

Гееударстаенньй комитет

СССР по делам нэаеретеннй н вткрмтнй (53) УДК 681.327 (088.8) (72) Авторы изобретения

B. П. Андреев, А. И. Беляков и A. Н. Пресняков (7! ) Заявитель (54) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

С САМОКОНТРОЛЕМ

Изобретение относится к запоминающим устройствам.

Известно запоминаклппфе устройство с самоконтролем, содержащее накопитель, регистры адреса и числа, дополнительный накопитель, сумматор, элементы И и ИЛИ

5 и схему контроля по четности 1) Недостатками этого устройства являются большие аппаратурные затраты и невысокое быстродействие.

Наиболее близким к предлагаемому по технической сущности является запо« минающее устройство с самоконтролем, содержащее блоки памяти, входы регистров адреса которых подключены к входным адресным шинам устройства, выходы регистров числа - ко входам соответствующих блоков контроля и ко входам коммутатора числа, выходы которого подклю- 20 чены к выходным шинам числа устройства, а вход управления - к соответствующему выходу блока управления, соединенного входами с выходами блоков контроля, 2

В этом устройстве в целях повышения быстродействия производится обнаружение ошибки путем поразрядного сравнения чисел, считанных с дублируемых блоков памяти по адресу обращения (в устройст ве блоки поразрядного сравнения объединены с коммутатором числа) .

При обнаружении ошибки с помощью блоков контроля локализуется неисправный блок памяти и информация на выходные шины устройства поступает с исправного блока (2) .

Недостатком этого устройства является невысокое быстродействие, ограни-. ченное быстродействием одного из дублируемых блоков памяти.

Цель изобретения - увеличение быст родействия устройства без ухудшения его надежностных характеристик.

Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее блоки памяти, регистры адреса, регистры числа, выходы которых подключены ко входам соответст940241 вующих блоков контроля и ко входам коммутатора числа, выходы которого являются выходами устройства, блок управления, одни из входов которого подключены к выходам блоков контроля, а выходы - к управляющим входам блоков памяти, регистров адреса, регистров числа, блоков контроля и коммутатора числа, введены коммутатор адреса и дополнительный коммутатор числа, одни из входов1О которого подключены к выходам блоков

I памяти, а выходы - ко входам регистров числа, выходы коммутатора адреса соединены со входами блоков памяти, одни из входов — с выходами регистров адреса, другие входы коммутатора адреса и дополнительного коммутатора числа являются управляющими входами.

На чертеже изображена структурная схема запоминающего устройства с само- 20 контролем.

Устройство содержит блоки 1 и 1 памяти, регистры 2 и 2 адреса, регистры 3 и 3 числа, блоки 41 и 4> контроля, коммутатор 5 числа, коммута- 25 тор 6 адреса, дополнительный коммутатор 7 числа, блок 8 управления, входные адресные шины 9, выходные шины 10 числа, шину 11 обращения, шину 12 кода операции и шину 13 приема обращения. Зо

В исходном состоянии на управляющие входы коммутатора 6 адреса и дополнительного коммутатора 7 числа с выходов блока 8 управления поступают управляющие сигналы, под действием которых вхо-З ды 14 коммутатора 6 адреса подключаются к его выходам 15, входы 16 -к выходам 17, входы 18 дополнительного коммутатора 7 числа подключаются к его выходам 19, входы 20 к выходам 21. 0

При обращении к устройству на входы блока 8 управления по .шине 11 поступает сигнал обращения, по шине 12сигнал кода операции, на входы регистров 21 и 2 по шинам 9 адрес обре- 4 щения, на информационные входы блоков 1

I и l памяти (не показаны) в случае операции записи - код записываемого числа.

Рассмотрим работу устройства при поступлении к нему последовательного потока обращений с операцией Считывание" и безошибочной работе блоков 1

4 и 1 памяти.

Под воздействием управляющих сигналов блоха 8 первое обращение к устрой- N ству передается в блок 1 памяти: адрес обращения с шин 9 переписывается в регистр 2 и через коммутатор 6 поступает на адресные входы блока 1, памяти, в котором по данному адресу начинается процесс считывайия информации. При этом с блока 8 по шине 13 передается сигнал приема обращения, инициирующий формирование к устройству второго обращения. Второе обращение ввиду занятости первого блока l„памяти передается в блок 1« памяти: адрес обращения записывается в регистр 2 и через коммутатор 6 поступает на адресные входы блока l памяти, в котором ! также начинается процесс считывания информации. Далее с выходов блока 1 памяти считанный код числа через коммутатор 7 поступает на входы регистра 3, и с его выходов на входы блока 4 контроля и входы коммутатора 5. При отсутствии ошибок в считанной информации блок 8 управления подключает входы коммутатора 5 к шинам 10, после чего в блок l„памяти передается на обрабо1 ку третье обращение со считыванием. При этом считанный код числа с блока 1 памяти через коммутатор. 7 поступает на входы регистра 3 2 и с его выходов на входы блока 42 и входы коммутатора

5. При отсутствии ошибок в считанной информации блок 8 управления подключает входы коммутатора 5 к шинам 10, после чего в блок 12 передается на обработку четвертое обращение со считыванием и т. д.

Рассмотрим работу устройства при обнаружении ошибок в считанной информации.

Пусть, например, из блока l„памяти по некоторому адресу считывается неверная информация. Блок 4 контроля обнаружит ошибку и соответствующий сигнал поступит с его выхода на блок 8 управления. Блок 8 запрещает выдачу неверной информации на шины 10 и ожидает освобождения блока 1 памяти в случае его занятости, после чего на управляющие входы коммутаторов 6 и 7 подаются управляющие сигналы, под действием которых происходит переключение выходов 17 коммутатора 6 с его входов 16 на входы 14 и переключение выходов 19 коммутатора 7 с его входов 18 на входы 20. При этом адрес, по которому считана неверная информация в блоке 1 с регистра2 поступает на адресные входы блока 1 .

Далее производится считывание информации по этому адресу уже в блоке 1 памяти. Однако считанный код числа поступает не на входы регистра 3, а

9402 через коммутатор 7 на входы регистра

3 первого блока 1 памяти и с его выходов(при отсутствии ошибок) через коммутатор 5 передается на шины 10. Необходимость коммутатора 7 обусловлена S тем, что в регистре 3g может храниться код числа, считанный из блока 1 памяти по адресу обращения, последовавшего за неверно обработанным в блоке 1 памяти.

Данный код числа в соответствии с условием сохранения порядка выдачи чисел порядку поступления обращений выдается из устройства только лишь после выдачи из регистра 3 числа кода числа, считанного по адресу предыдущего обращения. t5

После обнаружения ошибки в блоке 1 памяти устройство работает аналогично.

Технико-экономическое преимущество предлагаемого устройства по сравнению с известным состоит в том, что пропускю ная способность предлагаемого устройства практически в два раза выше. формула изобретения

Запоминающее устройство с самоконтролем, содержащее блоки памяти, регистры адреса, регистры числа, выходы которых подключены ко входам соответст ЗО

41 6 вующих блоков контроля и ко входам коммутатора числа, выходы которого являются выходами устройства, блок управления, одни их входов которого подключены к выходам блоков контроля, а выходы,- к управляющим входам блоков памяти, регистров адреса, регистров числа, блоков контроля и коммутатора числа, о т л и - чающеес я тем, что, с цельюуве личения быстродействия устройства, оно содержит коммутатор адреса и дополнительный коммутатор числа, одни из входов которого подключены к выходам бло ков памяти, а выходы - ко входам регистров числа, выходы коммутатора адреса соединены со входами блоков памяти, одни из входов - с выходами регистров адреса, другие входы коммутатора адреса и дополнительного коммутатора числа являются управляющими входами.

Источники информации, принятые во внимание при экспертизе

1. Самофалов К. Г. и др. Структурнологические методы повышения надежности запоминающих устройств. М., "Машиностроение, 1976, с. 69.

2. Авторское свидетельство СССР № 696545, кл. G 11 С 29/00, 1977 (прототип) .

940241

Составитель В. Рудаков

Редактор Ю. Ковач Техред k.Ìûöüî Корректор А. Ференц

Заказ 4677/75 Тираж 622 Поддисное

ВНИИПИ Государственного комитета. СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4