Устройство для контроля блоков оперативной памяти

Устройство для контроля блоков оперативной памяти

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социалнстичвснин

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТИЛЬСТВУ (и) 940242 (6l ) Дополнительное к авт. свил-ву (22)Заявлено 23. 12.80 (2! ) 3239033/18-24 ° с присоелннением заявки М (23) Приоритет

Опубликовано 30. 06.82. Бюллетень Рй 24

Дата опубликования описания 30. 06 .82 (5! )М. Кл., С 11 С 29/00

9еудеретееяяЫ1 яееитет

COOP яя аеяем яеееретений и открытий (53) УДK 681. .327(088.8) г - ---- -.

r. т

Г.Л. Станин, В. А. Екимов, S.Ë. Сайкович и f.;À. Дуйков

/

Ф (22) Авторы изобретения (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ОПЕРАТИВНОЙ ПАИЯТИ

Изобретение относится к запоминающим устройствам.

Известно устройство для контроля блоков оперативной памяти, содержащее блок управления, блок сравнения, . блок формирования адресов, блок анализа количества ошибок и первый и второй блоки памяти (1 ).

Недостатком этого устройства является невысокое быстродействие.

Наиболее близким к предлагаемому по технической сущности является устройство для контроля блоков оперативной памяти, содержащее блок коррекции входной информации, селектор, .регистр| контрольного .кода Хэмминга, блок сравнения кода Хэмминга и контрольный блок сравнения, первый вход которого соединен с выходом блока обнаружения неисправностей, второй вход — с выхо-2о дом блока коррекции контрольного кода и с первым входом выходного регистра, третий вход - с выходом регистра кода

Хэмминга, первым входом блока обнару2 жения неисправностей и первым входом блока сравнения кода Хэмминга, а чет-. вертый вход - с выходом блока коррекции входной информации и вторым входом выходного регистра, к третьему входу которого подключены выход генератора кода Хэмминга, входы регистра кода Хэмминга и регистра контрольного кода, второй вход блока сравнения кода Хэмминга и первый вход блока сравнения паритета записываемой информации, второй вход которого .соединен с выходом паритета входного регистра, выход кода Хэмминга которого подключен ко второму входу блока обнаружения неисправностей, а информационный выход — к первому входу селектора, четвертому входу выходного регистра и первому входу блока коррекции входной информациии, второй вход которого соединен с выходом дешифратора ошибок и первым входом блока коррекции контрольного кода, второй вход которого подключен к выходу регистра

3 9402 контрольного кода, выход селектора соединен со входом генератора кода

Хэмминга, а второй .вход - с первым входом устройства, третий вход устройства подключен к третьему входу входного регистра, ко второму входу дешифратора ошибок и к .третьему входу блока сравнения паритета записываемой информации (2).

Недостатками этого устройства яв- 16 ляются невысокая достоверность контроля из-за отсутствия сквозного контроля всех блоков устройства при записи и чтении информации и низкое быстродействие вследствие двойной 1s выработки кодов Хэмминга истинной и сдвинутой входной информации, промежуточной записи, хранения и затем сравнения. этих кодов.

ze

Цель изобретения - повышение достоверности контроля и быстродействия устройства.

Поставленная цель достигается тем, чта в устройство для контроля блоков оперативной памяти, содержащее первый генератор када Хэмминга, дешифратор ошибок, блок коррекции входной информации, схемы сравнения, регистр данных, регистр контрольных сигналов, регистр кодов Хэмминга., выходной регистр и селектор, первый и второй входы которого являются информационными входами устройства, причем выход регистра контрольных сигналов подключен к первому входу первой схемы сравнения, выходы селектора соединены с информационными входами регистра данных, регистра контрольных сигналов и регистра кодов Хэмминга и входом nepe0t"o генератора када Хэмминга, выход которого подключен к третьему входу селектора и одному из входов дешифра-.. тора ошибок, другие входы которого соединены с выходами регистра кодов

: Хэмминга и одними из входов второй 4 схемы сравнения, первый выход дешифратора ошибок подключен к одному из входов блока коррекции входной информации,. другие входы которого соединены с выходами регистра данных, а выход - с информационными входами выходного регистра, управляющий вход которого подключен к управляющим входам регистра кодов Хэмминга, регистра контрольных кодов и регистра данных и является входом синхронизации устройства, четвертый и пятый входы селектора являются управляющими входами устройства, выходы выходного регистра, регистра данных и регистра кодов Хэмминга являются соответственйо первым, вторым. и третьим информационными выходами устройства, введены второй генератор кода Хэмминга, Формирователь сигналов ошибки и формирователь контрольных сигналов, вход которого соединен с выходом выходного регистра и входом второго генератора кода Хэмминга, выход которого и выход Формирователя контральных сигналов подключены соответственно ко вторым входам второго и первой схем сравнения, первый, второй и третий входы формирователя сигналов ошибки соединены соответственно с выходом первой схемы срав- . нения, са вторым выходом дешифратара ошибок и с выходом второй схемы сравнения, четвертый, пятый и шестой входы формирователя сигналов ошибки подключены соответственно к четвертому и пятому входам селектора и к управляющему входу выходного регистра.

На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг. 2 - Функциональная схема формирователя сигналов ошибки, Устройство содержит (фиг. 1) селектор 1, регистр 2 кодов Хэмминга, первый 3 и второй 4 генераторы када

Хзмминга, дешифратор 5 ошибок, блок 6 коррекции входной информации, выходной регистра 7, Формирователь 8 контрольных сигналов, первую схему 9 сравнения, предназначенную для сравнения контрольных кодов, и вторую схему 10 сравнения,.предназначенную для сравнения кодов Хэмминга, формирователь

11 сигналов ошибки, регистр 12 данных и регистр 13 контрольных сигналов. На Фиг. 1 обозначены вход 14 синхронизации, информационные входы 15 и 16, управляющие входы 17 и 18, предназначенные для подачи сигналов записи и чтения, первые информационный

19 и контрольный 20 выходы, второй 21. и третий 22 информационные и второй

2З Контрольный выходы устройства и первый 24, второй 25 и третий 26 входы формирователя сигналов ошибки.

Формирователь сигналов ошибки содержит (фиг. 2) группу селекторов 27, входы которых объединены по функции

И, первый 28 и второй 29 элементы НЕ, 5 9402 элемент ИЛИ-НЕ 30, счетчик 31, элемент И-НЕ 32 и RS-триггер 33.

Генераторы 3 и 4 (фиг. 1) кода

Хэмминга состоят из элементов, реализующих функцию сложения по модулю два.3

Устройство работает следующим образом.

8 режиме чтения информация из контролируемого блока оперативной памяти совместно с контрольными разрядами, <0 соответствующими сумме информационных бит в ячейке памяти, и с кодом-Хэмминга поступает через вход 16 (фиг. 1) к селектору 1 и под управление маркера чтения по входу l7 поступает с вы- 13 хода селектора 1 для записи в регистры l2, 13 и 2 (Фиг. 1) соответственно.

По окончании записи в регистры 12, 13 и 2 информация одновременно посту- 20 пает через блок 6 на регистр 7 для записи.

Генератором 3 вырабатываются из считанной информации коды Хэмминга, которые поступают на третий вход се- 23 лектора 1 и второй вход дешифратора

5, на первый вход которого поступают коды Хэмминга из контролируемого блока памяти с регистра 2.

8 случае прихода сбойной информации в дешифраторе 5 (фиг. 1) вырабатывается признак ошибки и дешифрируется сбойный бит, который инвертируется в блоке 6 с дальнейшей пере35 записью исправленной информации в регистр 7 (фиг. 1).

Если же информация несбойная, то она с регистра 12 (фиг. 1) проходит блок 6 без изменений и записывается

40 в регистр 7.

Независимо от того несбойная поступила информация из памяти или сбойная и в последующем скорректированная с выхода регистра 7 эта ин45 формация поступает на генератор 4, где выработанные из нее коды Хэмминга поступают на второй вход схемы 10 сравнения, на первый вход которой поступают коды Хэмминга из контролируемого блока памяти с регистра 2

50 (фиг. 1) .

Аналогично работает схема 9 сравнения, на первый вход которой с выхода формирователя 8 поступает контрольный код, выработанный из информа- 35 ции, находящейся в выходном регистре

7, а на второй вход схемы 9 сравнения - контрольный код из контроли42 6 емого блока памяти с регистра 13 (фиг. 1).

Отсутствие сигналов на выходе схем

9 и 10 сравнения, следовательно, с выхода формирователя ll соответствует тому, что информация, хранимая в контролируемом блоке памяти до считывания, и информация на выходе регистра 7 идентичны и при этом в режиме чтения задействованы все блоки и регистры устройства.

Одновременно с информацией на выходе l9 устройства поступают на выход 20 конрольные разряды с формирователя 8.

В случае выхода из строя любого элемента в каком-либо блоке или регистре устройства (например, вышел из строя бит в выходном регистре 7) информация на выходе l9 не соответствует информации, считываемой из контролируемой ячейки блока памяти, что тут же зафиксировано(как ошибка) сигналом из схемы 9 сравнения и передано через формирователь 11 на выход 23.

Формирователь 11 в режиме чтения пропускает ошибку либо с выхода схемы 9 сравнения при отсутствии сигнала со второго выхода дешифратора 5 (так как ошибка, возникшая на выходе схемы l0 сравнения, может быть обусловлена потерей одного контрольного разряда кода Хэмминга при чтении из контролируемо о блока памяти или при передаче через устройство, но при этом информация на выходе 19 правильная), либо в случае двойной ошибки в информационном слове - со второго выхода дешифратора 5 при отсутствии сигнала с выхода схемы 9 сравнения.

Режим записи через устройство аналогичен режиму чтения с той лишь разницей, что информация, подлежащая записи, поступает совместно с контрольным кодом по входу 16 и записывается соответственно в регистры 12 и 13, а выработанный после этого код

Хэмминга s генераторе 3 под воздействием маркера записи коммутируется селектором 1 и записывается в регистр

2, и с этого момента устройство работает как бы в режиме чтения, т.е. участвуют и самоконтролируются в работе все блоки и региСтры устройства, Условием правильной записи в контролируемый блок памяти информации с

Формула изобретения

7 9402 выхода 21, контрольного кода с выхода 20 и кода Хэмминга с выхода 22 является отсутствие сигнала на выходе любой из схем 9 и 10 сравнения, а также на втором выходе дешифратора 5 5 (фиг. 1) .

Предусмотрено 3 режима работы формирователя 11.

Режим I - хранение. При отсутствии управляющих сигналов записи или 1О . чтения соответственно по входам 17 или 18 (логические нули) на выходах элементов НЕ 28 и 29 (фиг. 2) присутствуют логические единицы, а также на входах элемента ИЛИ-НЕ 30, на 1 выходе которого логический нуль, поступающий на вход счетчика 31 и вход установки в нуль триггера 33 для установки .их в исходное состояние.

На другом входе триггера 33 20 (фиг. 2) логическая единица, поступающая с выхода элемента И-HE 32, так как на его входе логический ноль с выхода счетчика 31.

Логические нули блокируют также 25 по всем входам включение селекторов

27 - по входу 17 (фиг. 2), по входу

18 и с выхода элемента ИЛИ-НЕ 30.

Таким образом, с выхода 23 формирователя 11 (фиг. 1) постоянно по- зф ступает логический ноль - отсутствие сигнала ошибки.

Режим II - чтение. В режим чтения на вход 17 поступает логическая единица, которая. разрешает прохождение сигнала ошибки со входа 24 (ошибка контрольного кода) и со схемы 9 сравнения (фиг. 1) через селекторы 27 (фиг. 2).

Одновременно как при чтении, так и при записи с выхода элемента

ИЛИ-HE 30 логическая единица, поступая на селекторы 27, разрешает прохождение сигнала двойной ошибки с дешифратора 5 (Фиг. 1) по входу 25 через es селекторы 27 (фиг. 2), при этом производится включение счетчика 31 и этим же сигналом подготавливается к включению триггер 33 (Фиг. 2).

Выходной сигнал со счетчика 31 определяет необходимое время для блокйрования ложного срабатывания при выработке кодов или проведения коррекции, т.е. время работы устройства, .и зависит от применяемой элементной базы;

Таким образом, в режиме чтения в случае имеющейся ошибки по входам

42 8

24 или 25 на выходе селекторов 27 (фиг, 2) появится сигнал логической единицы.

При совпадении этого сигнала с разрешающим сигналом с выхода счетчика

31 (фиг. 2) логический нуль с выхода элемента И-НЕ 32 установит триггер 33 в единичное состояние и с выхода 23 поступит сигнал ошибки.

Со снятием сигнала чтения, т. е. логической единицы на входе 17 (фиг. 1),. формирователь 11 переключится на режим хранения ° .

Режим llf - запись. Режим записи аналогичен работе Формирователя 11 в

I режиме чтения за исключением того, что в режиме записи разрешено прохождение возникших ошибок не только по . входам 24 и 25 (фиг. 1), но и по входу 26 (ошибка кода коррекции).

Прохождение ошибок по входам 24 и 26 через селекторы 27 (фиг. 2) обусловлено разрешающим сигналом записи на входе 18 (фиг. 1), а прохождение ошибки по .входу 25 - разрешающим сигналом с выхода элемента ИЛИ-НЕ 30 (фиг. 2) в режимах записи и чтения.

При снятии сигнала записи на входе 18 (фиг..l) Формирователь 11 переключается в режим хранения.

Технико-экономические преимущества предлагаемого устройства заключаются в более высокой достоверности контроля в режимах считывания и записи информации в оперативном блоке памяти, а также о возможности контроля всех блоков устройства и в более высоком быстродействии по сравнению с известным.

Устройство для контроля блоков оперативной памяти, содержащее первый генератор кода Хэмминга, дешифратор ошибок, блок коррекции входной информации, схемы сравнения, регистр данных, регистр контрольных сигналов, регистр кодов Хэмминга, выходной регистр и селектор, первый и второй входы которого являются информационными входами устройства, причем выход регистра контрольных сигналов подключен к первому входу первой схемы сравнения,. выходы селектора соединены с информационными входами регистра данных, регистра контрольных

9 9402 сигналов и регистра кодов Хэмминга и входом первого генератора кода Хэмминга, выход которого подключен к третьему входу селектора и одному из входов дешифратора ошибок, другие входы которого соединены с выходами регистра кодов Хэмминга и одними из входов второй схемы сравнения, пер- . вый выход дешифратора ошибок подключен к одному из входов блока коррекции входной информации, другие входы которого соединены с выходами регистра данных, а выход - с информационными входами выходного регистра, управляющий вход которого подключен к уп- 1 равляющим входам регистра кодов Хэм1 минга, регистра контрольных кодов и. регистра данных и является входом синхронизации .устройства, четвертый и пятый входы селектора являются уп- 20 рааляющими входами устройства, выходы выходного регистра, регистра данных и регистра кодов Хэмминга являются соответственно первым, вторым и третьим информационными выходами 25 устройства, о т л и ч а ю щ е е с я тем, .что, с целью повышения достоверности контроля и быстродействия, 42 10 оно содержит второй генератор кода

Хэмминга, формирователь сигналов ошибки и формирователь контрольных сигналов, вход которого соединен с выходом выходного регистра и входом второго генератора кода Хэмминга, выход которого и выход формирователя контрольных сигналов подключены со" ответственно ко вторым входам второй и первой схем сравнения, первый, второй и третий входы формирователя сигналов ошибки соединены соответственно с выходом первой схемы сравнения, со вторым выходом дешифратора ошибок и с выходом второй схемы сравнения, четвертый, пятый и шестой входы формирователя сигналов ошибки подключены соответственно к .четвертому и пятому входам селектора и к управляющему входу выходного регистра. источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 504250, кл. 6 11 С 29/00, 1975.

2. Авторское свидетельство СССР

N 720515, кл. G 11 С 29/00, 1980 (прототип).

940242

Составитель Т. Зайцева

Редактор Ю. Ковач Техред К.Иыцьо

Корректор И. Шароши

Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретенйй и открытий

113035, Москва, Ж-35, Раушская наб., д.. 4/5

Заказ 4677/75

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4