Цифровой функциональный преобразователь

Цифровой функциональный преобразователь

Иллюстрации

Показать все

Реферат

 

Союз Советсннк

Соцналнстниесини

Реслублни

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ои942034 (61) Дополнительное к авт. свнд-ву(22) Заявлено 28. 05. 80 (2 I ) 2984869/18-24 с присоелинениен заявки ре(23)Приоритет—

Опубликовано 07.07. 82 . Бюллетень М 25

Дата опубликования описания 07. 07. 82 (5l jlVL. Кл.

О 06 F 15/31

3Ьеударотеевиый квинтет

СССР ав делан изобретений н открытий (53) УДК 681.3 (088.8) (72) Авторы изобретения

А. Г. Шевяков, В. Н. Соломаха, О. Г ..Сииренекий..и. К. Костенич г

"1 !

6 (7l ) Заявитель

Рязанский радиотехнический институт (54) ЦИФРОВОР ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к автоматике и вычислительной технике, предназначено для воспроизведения во времени функциональных зависимостей. Оно может найти применение при построении устройств управления приводами станков с программным управлением, роботов-манипуляторов, в инфорйационноиэмерительных системах, обрабатывающих информацию, представленную в виде кода и частотно-импульсных сигналов.

Известен цифровой генератор функций времени, который содержит счетчик ординаты, управляемый делитель частоты (блок пересчета времени), блок памяти, счетчик участков аппроксимации (коммутатор участков), преобразовател ь скважност ь- период, блок переписи, буферный запоминающий блок, блок пересчета ординат.

В устройстве используется кусочнопинейная аппроксимация воспроизводимой функции с неравномерным разбиением области определения 11).

Недостатками устройства являются излишние аппаратурные затраты и ограниченные функциональные возможности, т.е. отсутствие автоматической настройки на воспроизведение заданной кривой.

Наиболее близким по технической сущности к предлагаемому является функциональный генератор, содержащий управляемый делитель частоты (счетчик аргумента), подключенный к импульсному входу блока число-импульсного умножения (набор генераторов

Фиксированных частот и элементов И, ИЛИ), счетчик ординаты, импульсным входом соединенный с первым входом блока число-импульсного умножения, о а потенциальным — со знаковым выходом блока памяти (предлагается,:что блок есть в прототипе), первая группа потенциальных входов которого

Цель изобретения - расширение класса решаемых задач за счет автоматического формирования оптимального шага ломаной кривой, аппроксимирующей заданную.

Поставленная цель достигается тем, что в преобразователь, содержащий управляемый делитель частоты, блок памяти, счетчик участков аппроксимации, блок число-импульсного умножения и счетчик ординат, потенциальный вход которого соединен с выходом знака блока памяти, первая

55

3 94203 подключена к выходам счетчика участков аппроксимации (регистр сдвига), а вторая группа выходов соединена со входами блока число-импульсного умножения. 5

В этом устройстве, наряду с кусочно-линейной аппроксимацией и неравномерным шагом разбиения области определения воспроизводимой функции, используется более рациональный спо- to соб формирования временных интервалов, пропорциональных участкам аппроксимации, что приводит к меньшим аппаратурным затратам (2).

Отметим, что информация о воспро- 15 изводимой кривой в виде кодов приращений между узловыми ординатами и кодов длины участков аппроксимации хранятся в блоке памяти устройства. Перестройка на воспроизведение другой функции может быть осуществлена изменением содержимого блока памяти, по предварительно подсчитанным данным.

В ряде случаев возникает необходимость воспроизведения функции, 25 которая повторяет изменения некоторого реального физического параметра во времени (например, цифрового кода с выхода какого-либо датчика).

Такая задача, в частности, стоит при создании роботов-манипулЮгоров, многократно повторяющих движение рабочего инструмента по траектории, предварительно запомненной в режиме обучения. В этом случае изменение содержимого блока памяти должно быть осуществлено автоматически в процессе обучения.

Таким образом, недостатком является отсутствие возможности автоматического выбора интервала аппроксимации и расчета приращений кода между узловыми ординатами функций, заданной нелинейно изменяющимся во времени двоичным кодом. группа входов которого соединена с выходами счетчика участков аппроксимации, первая группа выходов блока памяти соединена с потенциальными входами блока число-импульсного умножения, первый выход которого соединен с импульсным входом счетчика ординат, импульсный вход блока число-импульсного умножения соединен с первым импульсным выходом управляемого делителя частоты, дополнительно введены блок вычисления конечных разностей, коммутатор кода, шифратор и коммутатор импульсов, причем первая и вторая группы выходов блока конечных разностей соединены соответственно со второй группой входов блока памяти и входами шифратора, выходы которого соединены с первой группой входов коммутатора кода, вторая группа выходов и управляющие входы которого соединены соответственно со второй группой выходов и входами задания режима блока памяти, третья группа входов которого соединена с потенциальными выходами управляемого делителя частоты, потенциальные входы которого подключены к выходам коммутатора кодов, первый импульсный выход управляемого делителя частоты соединен с управляющим входом блока памяти и импульсным входом блока вычисления конечных разностей, тактовый вход которого соединен с первым тактовым входом преобразователя, второй тактовый вход которого соединен с импульсным входом управляемого делителя частоты, второй импульсный выход которого подключен к первому входу коммутатора импульсов, управляющие входы которого соединены с управляющими входами задания режима преобразователя и управляющими входами коммутатора кодов, второй вход которого подключен ко второму выходу блока число-импульсного умножения, информационные входы блока вычисления конечных разностей и счетчика ординат соединены соответственно с первым и вторым информационными входами преобразователя.

При этом блок вычисления конечHblx разностей содержит три регистра, три сумматора, делитель частоты и четыре элемента задержки, причем импульсный вход блока вычисления конечных разностей соединен с уп6

Обучение, в котором устройство по изменению входного кода N(t) форми-. рует параметры аппроксимирующей кривой и заносит их в блок памяти.

Воспроизведение в цифровом коде ломаной кривой, аппроксимирующей с требуемой точностью заданную в режиме обучения функцию N.(t).

В первом режиме управляющий сиго нал с входа задания режима подключает через коммутатор кодов выходы шифратора 2 ко входам управляемого делителя 4 частоты, блок 7 памяти устанавливает в режим записи и подt5 ключает через коммутатор 5 импульсов второй выход управляемого делителя 4 частоты ко входу счетчика

8 участков аппроксимации.

В основу работы устройства в ю рассматриваемом режиме положен принцип определения j -го интервала аппроксимации. С) функции N(t) по веМ личине второй производной И (с) текущего значения N(t) в соответст25 вии с известной формулой

2034

94 равляющими входами первого сумматора и через первый элемент задержкис управляющим входом первого .регистра, информационный вход которого соединен с информационным входом блока вычисления конечных разностей и первыми входами первого и второго сумматоров, второй вход и выходы второго сумматора соединены соответственно с выходом первого регистра 1 и первой группой выходов блока вычисления конечных разностей, вторая группа выходов которого соединена с выходами третьего сумматора, первый и второй входы которого соединены соответственно с выходом второго сумматора, информационным входом второго регистра и выходом второго регистра, управляющий вход которого соединен через второй элемент задержки с управляющим входом третьего сумматора и входом третьего элемента задержки, вход которого соединен с управляющим входом второго сумматора и через делитель частоты — с тактовым входом блока вычисления конечных разностей, первый вход второго сумматора соединен с информационным входом блока вычисления ко нечных разностей и информационным входом третьего регистра, выход и управляющий вход которого соединены соответственно со вторым входом второго сумматора и выходом четвертоro элемента задержки, вход которого соединен с выходом второго элемента задержки.

На фиг. 1 представлена блок-схема цифрового функционального преобразователя; на фиг. 2 - схема блока конечных разностей, Цифровой функциональный преобразователь содержит блок 1 вычисления конечных разностей, шифратор 2, коммутатор 3 кода, управляемый делитель

4 частоты, коммутатор 5 импульсов, блок 6 число-импульсного умножения, блок 7 памяти, счетчик 8 участков аппроксимации, счетчик 9 ординат, тактовые входы 10 и 11 преобразователя, вход 12 задания режима.

t> - 8-/ьш/ "(t), (2) 35

В начальный момент времени t = 0 входной код N(t) заносится в счет45 чик 9 ординат. Затем на вход управляемого делителя 4 частоты подается тактовая частота Гт, .а на блок 1 вычисления конечных разностей изменяющийся во времени код N(t}. Бло5В ком вычисления конечных разностей через фиксированные интервалы времени д Г осуществляется последовательное вычисление конечностей разносей

55 àà-2.

Блок 1 вычисления конечных разностей содержит элементы 13-16 задержки, регистры 17-19, сумматоры

20-22, делитель 23 частоты.

Цифровой генератор функции с автоматической перестройкой работает в двух режимах. где t. < "3 + Г1

ave — погрешность аппроксимации.

Для вычисления второй производной используется приближенное равенствоо a

g N — вторая конечная разность;

КС - приращение аргумента t.

С учетом (l) и (2) запишем

42034 8

7 9 где М;, N „, й; - значения входного кода N(t) в моменты времени „, С„„, „; д М,д N - первые конеч4-4 4 ные разности.

Значение кода второй конечной разности д М подается на шифтер 2, с выхода которого снимается код и пропорциональный Г . Зависимость .

N от д и может быть легко найдена из (3), если учесть, что

N = С> ° F>, а интервал М; формировать тактовой частотой F и принять равным Ь Г== 2 /F . т

Таким образом, 5

45 где N, 4

hN.

55 дхи, =82- / (4) ь .й

Код и с выхода шифратора 2 поступает на схему сравнения управляемого делителя 4 частоты, где сравнивается с линейно изменяющимся кодам счетчика делителя. В момент сравнения кодов схема формирует импульс, .который является импуль. сом первого выхода управляемого делителя 4 частоты и соответствует моменту. времени

По этому импульсу в блоке 1 вычисления конечных разностей вычисляется приращение функции

Ьй = N(t>„) — й(), (5) где й() - значение функции в начальный момент времени;

N(t ) - значение й(t) в конце интервала - и а в блок памяти осуществляется запись значения кода hN>, и содержимого счетчика управляемого делителя

4 частоты й, = (t ° - t. )" F (6)

И . 4 4 т по адресу и который указывается

g 1 счетчиком 8 участков аппроксимации.

Затем осуществляешься увеличение содержимого счетчика 8 на единицу и устройство снова подготовлено к работе на следующем интервале.

Таким образом осуществляется автоматическое формирование значений кодов длины участка аппроксимации и приращений ординат функций между угловыми точками, т.е. автоматическая перестройка цифрового генератора функций на воспроизведение заданной зависимости. Причем длина участков аппроксимации на каждом интервале различная и определяется допустимой величиной погрешности дп) воспроизведения функции, что обеспечивает оптимальное разбиение области определения функции.

Следует отметить, что предлагаемь)й принцип формирования параметров аппроксимирующей кривой позволяет использовать в качестве блока вычисления конечных разностей простейшее из существующих арифметических устройств с жесткой программой, обеспечивающей реализацию выражений (3) и (5).

Для этого блок 1 вычисления конечных разностей должен содержать сумматор, программное устройство и регистры для хранения N<, М, 1 1 -4 й„, М q, дй„, h й, й(), й(1) " N1

Шифратор 2 представляет собой комбинационную схему, реализующую зависимость (4).

В режиме воспроизведения функции управляющий сигнал с входа задания режима подключает к схеме сравнения управляемого делителя 4 частоты через коммутатор 3 кода выходы блока

7 памяти, с которых считываются коды интервалов N, блок 7 памяти

j устанавливает в режим чтения информации, а к счетчику 8 участков аппроксимации через коммутатор 5 импульсов подключает второй выход блока 6 число-импульсного умножения.

В этом режиме преобразователь работает аналогично с прототипом и при генерировании функции реализует интерполяционный полинам первой степени, который для неравномерного разбиения оси аргумента на j --ом участке аппроксимации с учетом информации, хранимой в блоке 7 памяти, запишется в виде

N(t) = N „+," ".,„, (у) М9 код начального значения функции на j -ом участке

j = 1„2...„ код приращения функции между j -1 и j узлами аппроксимации; текущее приращение аргумента функции (в числе импульсов), которое про9420 порционально приращению времени, т.е.

hx =* b,t

N . - код величины интервала аппроксимации; S

2" - масштабный коэффициент, характерный для используемого в устройстве блока

6 число-импульсного умножения. о

На импульсный вход управляемого делителя 4 частоты подается тактовая частота Е, а на его потенциТа альные входы с выхода коммутатора

3 управляющий код Nht - Управляемый

3 делитель 4 частоты выполняет операцию деления, в соответствии с которой количество импульсов bx опорной частоты FT делится на значение управляющего кода N bq и на выходе 20 его формируется количество импульсов

АХУ (t3 t 4) Гт

bX д2= —.

ЙМ.

2S

И мпул ь сы с выхода упра вляе мого делителя 4 частоты подаются на блок

6 число-импульсного умножения, на . потенциальные входы которого поступает код приращения функции со вто3 рой группы выходов блока 7 памяти.

Блок 6 число-импульсного умножения, в качестве которого может использоваться двоичный умножитель, реали- зующий зависимости (8) Таким образом, для воспроизведения функции N(t) без изменения масштаба времени по сравнению с режимом обучения должно выполняться соотношение (8).

Предлагаемый цифровой функцональный преобразователь имеет более широкие функциональные воэможности,чем существующие устройства подобного типа, за счет автоматической настройки своих параметров на воспроизведение заданной во времени зависимости. Причем выбранный способ формирования . участков аппроксимации позволяет при высокой точности воспроизведения функции наиболее экономично исполь зовать объем запоминающего устройтва, которое, например, при непосред ственном запоминании каждого его значения в такте опорной частоты, может достигать недопустимой емкос ти. Кроме того, предлагаемое устройство позволяет значительно экономить время подготовкч устройства к работе.

К достоинству устройства следует отнести простоту изменения масштаба времени генерирования функции, которое достигается путем изменения тактовой частоты Ет .

bZ@Nj Ж2

2И

Здесь n - разрядность блока числоимпульсного умножения. Импульсы .Ау. подаются на вход реверсивного счетчика 9 ординаты, где вычитается иэ кода N., либо прибавляются к нему

У

Ъ в зависимости от знака ыgnbN приращения функции на данном участке, который поступает так же с выхода блока 7 памяти. Таким образом, на реверсивном счетчике 9 ординаты происходит развертывание во времени кода N(t) в соответствии с выражением (7).

Управление выбором иэ блока 7 памяти значений ьN>, N><>, ыgnbN осуществляется счетчиком 8 участков аппроксимации, состояние которого меняется через коммутатор 5 импульс сами переноса j=- Eut со второго

34

10 выхода блока 6 число-импульсного ум" ножения.

За время развертывания N(t) в течение интервала времени - и ° . аргумент функции получает приращение а на счетчик 9 ординаты поступает количество импульсов 5 2" ИМ

Ф которое должно быть равно приращению

bN между узловыми ординатами j - 1 и

Исходя из этого

ax = 2" Мм, или (с -t „) F Nat2.

Последнее соотношение позволяет найти значение тактовой частоты F < которая должна подаваться на устройство в режиме воспроизведения. Учи" тывая (6), получаем, что

2034 12

1О

Формула изобретения

11 94

Изобретение легко реализуется на современной элементной базе цифровой техники и может найти применение при построении интерполяторов для станков с числовым управлением в системе автоматического управления роботами-манипуляторами.

1. Цифровой функциональный преобразователь, содержащий управляемый делитель частоты, блок памяти, счетчик участков аппроксимации, блок число-импульсного умножения и счетчик ординат, потенциальный вход которого соединен с выходом знака блока памяти, первая группа входов которого соединена с выходами счетчика участков аппроксимации, первая группа выходов блока памяти соединена с потенциальными входами блока число-импульсного умножения, первый выход которого соединен с импульсным входом счетчика ординат, импульсный вход блока число-импульсного умножения соединен с первым им1 пульсным выходом управляемого делителя частоты, отличающий с я тем, что, с целью расши йния класса решаемых задач за счет автоматического формирования оптимального шага ломаной кривой, аппроксимирующей заданную, в него введены блок вычисления конечных разностей, коммутатор кода, шифратор и коммутатор импульсов, причем первая и вторая группы выходов блока конечных разностей соединены соответственно со второй группой входов блока памяти и входами шифратора, выходы которого соединены с первой группой входов коммутатора кода, вторая группа выходов и управляющие входы которого соединены соответственно со второй группой выходов и входами режима блока памяти, третья группа входов которого соединена с потенциальными выходами управляемого делителя частоты, потенциальныс входы которого подключены к выходам коммутатора кодов, первый импульсный выход управляемого делителя частоты соединен с управляющим входом . блока памяти и импульсным входом блока вычисления конечных разностей, тактовый вход которого соединен с первым тактовым входом преобразоватезо

25 зо

35 о

55 ля, второй тактовый вход которого соединен с импульсным входом управляе мого делителя частоты, второй импульсный выход которого подключен к первому входу коммутатора импульсов, управляющие входы которого соединены с управляющими входами задания режима преобразователя и управляющими входами коммутатора кодов, второй вход которого подключен ко второму выходу блока число-импульсного умножения, информационные входы блока вычисления конечных разностей и счетчика ординат соединены соответственно с первым и вторым информационными входами преобразователя.

2. Преобразователь по и. 1, о т л и ч а ю шийся тем, что блок вычисления конечных разностей содержит три регистра, три сумматора, делитель частоты и четыре элемента задержки, причем импульсный вход блока конечных разностей соединен с управляющими входами первого сумматора и через первый элемент задержки с управляющим входом первого регистра, информационный вход которого соединен с информационным входом блока вычисления конечных разностей и первыми входами первого и второго сумматоров; второй вход и выходы второго сумматора соединены соответственно с выходом первого регистра и первой группой выходов блока вычисления конечных разностей, вторая группа выходов которого соединена с выходами третьего сумматора, первый и второй входы которого соединены соответственно с выходом второго сумматора, информационным входом второго регистра и выходом второго регистра, управляющий вход которого соединен через второй элемент задержки с управляющим входом третьего сумматора и входом третьего элемента задержки, вход которого соединен с управляющим входом второго сумматора и через делитель частоты - с тактовым входом блока вычисления конечных разностей,. первый вход второго сумматора соединен с информационным входом блока вычисления конечных разностей и информационным входом третьего регистра, выход и управляющий вход которого соединены соответственно со вторым входом второго сумматора и выходом четвертого элемента задержки, вход которого

l3 942034 соединен с выходом второго элемента задержки.

Источники информации, принятые во внимание при экспертизе () фу а, 7

ВНИИПИ Заказ 4842/40 Тираж 731 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Ре

fg

ff ф»

1. Авторское

Н 506015, кл. G

2. Авторское

М 485440, кл. С (прототип).

l4

\ свидетельство СССР

06 г 7/38, 1976. свидетельство СССР

06 Г 7/38, 1975