Интерполятор поверхности
Патент 942040
Авторы
Классы МПК
Интерполятор поверхности
Иллюстрации
Реферат
Союз Советскик
Социвлистическик
Республик
ОП ИСАНИЕ <,942040
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт. с вид-ву(22) Заявлено 17. 1 О. 80 (2 I ) 3224936/18-24 (5I)M. Кл. с присоединением заявки М—
G 06 Р 15/353
Рвудврствевй квмвтвт ссср пв аеам вввбрвтенк11 и еткрытий (23) Приоритет—
Опубликовано 07. 07.82. Бюллетень № 25
Дата опубликования описания 10.07.82 (53) УДК 681.14 (088. 8) (72) Авторы изобретения
A.3. Венедиктов, В.Н. Соломаха и А.Г. ов
Рязанский радиотехнический институт (7I ) Заявитель (54) ИНТЕРПОЛЯТОР ПОВЕРХНОСТИ
Изобретение относится к вычислительной технике, автоматике и телемеханике и может быть использовано в качестве самостоятельного устройства или в составе аппаратуры для решения специальных задач.
Известно вычислительное устройство для интерполяции 2 = X(f,Ч2, содержащее две пары последовательно включенных счетчиков аргументов, запоминающее устройство, сумматор, регистры, схему сравнения, логические схемы и схемы управления и предназначено для вычисления значений функций двух переменных $1).
Недостатком устройства является низкое быстродействие, обусловленное принятой организацией вь числительно" го процесса, в соответствии с кото- ро рым для определения значений функции а для всех текущих значений аргументов необходимо последовательное выполнение алгоритма интерполяции.
Наиболее близкое к предлагаемому устройство для формирования монотон" ных функций двух переменных, содержит блок памлти, два узла двоичных умножителей, счетчик аргументов,. сумматор, элемент ИЛИ, счетчик ре" зультата и предназначено для пост" рочного развертывания (генерирования ) двумерных монотонных функций 1 21
Недостатком известного устройст" ва является низкая инструменталь" ная точность, обусловленная наличием в его составе двоичных умножителей, на выходах которых формируются частоты с неравномерным периодом следования импульсов.
Неравномерный характер распределе" ния импульсов в выходной последовательности, которая интегрируется на счетчике результата, приводит к появлению текущих погрешностей в формировании результирующего кода, значения которых могут достигать значительных величин.
9ч204
Блок управления содержит первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый элементы ИЛИ, первый и второй триггеры, первый и второй, третий, четвертый и пятый элементы И, первый и второй дешифрато45 ры, первый и второй счетчики, причем первые входы первого, второго и третьего элементов ИЛИ и первого, второго, третьего, четвертого и пятого элементов И соединены с установочны50 ми входами первого и второго счетчиков и являются входом блока, вторые входы первого и третьего элементов
ИЛИ подключены к выходу четвертого элемента ИЛИ и к седьмому выходу блока, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ, с третьим входом третьего элемента
ИЛИ и с первым входом четвертого зле3
Цель изобретения - увеличение точности °
Указанная цель достигается тем, что в интерполятор поверхности, содержащий блок памяти, адресные
5 входы которого соединены с первыми выходами первого и второго счетчиков, сумматор, введены первый, второй и третий регистры, блок суммирования и блок управления, причем 1о второй выход первого счетчика подключен к входу второго счетчика, второй выход которого соединен с первым входом блока суммирования, второй и третий входы которого подключены соответственно к выходам первого и второго регистров, входы которых соединены с информационным выходом блока памяти и с первым входом сумматора, второй вход которого подключен к выходу третьего регистра, вход которого соединен с выходом блока . суммирования, выход сумматора соединен с информационным входом блока памяти и является выходом интерполятора, а вход интерполятора соединен с первым входом первого счетчика и с входом блока управления, первый и второй выходы которого подключены соответственно к управляющим входам первого и второго счетчиков, 9гретий" к управляющему входу блока памяти, четвертый, пятый и шестой - к управляющим входам первого, второго и третьего регистров, а седьмой и восьмой
35 выходы блока управления подключены к управляющим входам сумматора.
0 а мента ИЛИ, второй вход которого подключен к выходу пятого элемента ИЛИ к второму входу третьего элемента И и к первому входу шестого элемента
ИЛИ, второй вход которого соединен с выходом третьего элемента И и с первыми входами седьмого и восьмого элементов ИЛИ, второй вход последнего подключен к выходу шестого элемента ИЛИ, третий вход восьмого элемента ИЛИ подключен к первому выходу первого дешифратора, к первому входу девятого элемента ИЛИ, к третьему входу второго элемента ИЛИ и к первому установочному входу первого триггера, второй установочный вход которого подключен к выходу третьего элемента ИЛИ, а выход - к второму входу второго элемента И, выход которого соединен с управляющими входами ! второго дешифратора и второго счет- чика и подключен к восьмому выходу блока, выход восьмого элемента ИЛИ
1 подключен к шестому выходу блока, выход первого элемента ИЛИ соединен с первым установочным выходом первого триггера, второй установочный вход которого подключен к выходу второго элемента ИЛИ, а выход — к второму входу первого элемента И, выход которого соединен с управляющими входами первого дешифратора и первого счетчика, выходы которого подключены к входам первого дешифратора, второй выход которого подключен к третьему выходу блока, третий выход первого дешифратора соединен с первым входом десятого элемента ИЛИ, второй вход которого соединен с первым выходом второго дешифратора, а выход подключен к четвертому выходу блока, четвертый выход первого дешифратора подключен к второму входу седьмого элемента
ИЛИ, третий вход которого соединен с вторым выходом второго дешифратора, а выход седьмого элемента ИЛИ подключен к второму выходу блока, пятый выход первого дешифратора подключен к первому входу одиннадцатого элемента ИЛИ, второй вход которого соединен с третьим выходом второго дешифратора, а выход подключен к пятому выходу блока, шестой выход первого дешифратора подклю" чен к второму выходу блока, седьмой выход первого дешифратора подключен к первому выходу блока, четвертый выход второго дешифратора подключен
942040 где
1 1+1g
Р к первому выходу блока, а пятый к первому выходу блока и к второму входу девятого элемента ИЛИ, выход которого подключен к второму выходу блока, входы второго дешифратора 5 соединены с информационными выходами второго счетчика, выход переноса которого соединен с вторым входом четвертого элемента И, выход которого подключен к второму входу пятого элемента И и к входу пятого элемента ИЛИ.
На фиг.1 представлена схема интерполятора поверхности; на фиг.2схема блока суммирования, вариант; на фиг.3 - схема блока управления устройства.
Интерполятор поверхности содержит сумматор 1, регистр 2, блок 3 суммирования, регистры 4 и 5,блок 20
6 памяти (БП), счетчики 7 и 8 аргументов, блок 9 управления.
Блок 9 состоит из элементов ИЛИ
10-20, элементов И 21-25, триггеров
26 и 27, дешифраторов 28 и 29, счет25 чиков 30 и 31.
Блок 3 включает группы 32 и 33, элементов И-ИЛИ, представляющие собой коммутаторы (К1-К4), комбинационные сумматоры 34 (КСИ ).
Интерполятор осуществляет кусочно-линейную интерполяцию поверхнос" ти (Х,У) в соответствии с выражениями:
6 где I(Xo,9g- значение функции в начале строки.
В свою очередь, 1(Х уф) может быть найдено также путем интегрирования в дискретном времени У=1Ф вдоль грани" цы функции по оси У при Х=О
1(Хо,Чф) = (Хо,Уо) +Л(" (ХоiУ) чУ (3) 1 где (ХО,Vo) значение 1(Х,У) в начале координат (Х-У-О) .
При КЛА значение производной в течение времени развертывания функции внутри 11 "ro интервала разбиения остается постоянным. Это обстоятельство учитывается при реализации (2) на цифровом функциональном генераторе (ЦФГ), который на каждом (1-1) ом интервале аппроксимации по Х обеспечивает интегрирование приращения линейную развертку и вычисление и ри ращения для следующе го интервала в соответствии с выражением, получен" ным иэ (1) с учетом (2) Ь 2(Х„ Уф) =62„" (1-Р(Мф)1+ 71 +1 (Чф) Нх,у)=г, (-Р(Ч))+2Р(Ч);
1 35
«„,Р 1«)) г„.,Ä;1«), °
1 =2Я1.1 (1-Р(Х))+21 1 )+1 Р(К); где Z = (Х„,g 7 ординаты функции в узлах интерполяции р() „.„-У„
Р()
Х j+1 Х1
f(X,Уф)=f(ХО,Чф)+Я((X Уф)ЙУ., Задача построчного развертывания поверхности сводится к формированию одномерных функций путем интегрирования их первых производных,Так, для 55 любой фиксированной строки имеем
Ф
t .1+1, +1 1, 1-1
Р(ЧФ)= ЧФ Я ф );,„Ч3
По аналогии с (4) может быть получено выражение для вычисления значе" ния f (Х y) в начале К-ой строки, принадлех<ащей 1 -ому интервалу разбиения по У.
Управление работой ЦФГ осуществ". ляется блоком 9 управления.
Предварительно в сумматор 1 интерполятора блока 6 передается началь, ное значение т(ХоУ,). Для этого блок 9 выставляет на СЧХ7 и СЧХВ адрес ячейки памяти, в которой хранится значение (МоЧО). Перед началом развертывания СЧХ7 и СЧХЬ обнуляются. процессе построчного развертывания (Х,Ч) БП 6 в соответствии с парами Х„. УА выдает значения b 7„" и bZ.„ +„, которые фиксируются в регистрах 4 и 5. Блок 3 предназначен для. вычисления приращения h Z(Xö,Уф).. де
7, 4
Если выражение (4) записать в ви+(j+< t t e)3 + > g 2" ю)
1 где OK - обратный код;
ДК - дополнительный код;
11K - прямой код, то блок 3 может быть организован на основе лестничной структуры из комбинационных сумматоров КСМ, на входы которых в соответствии со значениями разрядов P (У) и УО-У3 с помощью коммутаторов Kl К4 (элементы
И-ИЛИ ) подаются либо коды aZ„ (pz), либо 4Z„, (рф).Так как значения az„> хранятся в БП6 в дополнительных кодах, то в соответствии с алгоритмом умножения а ДК введены дополнительные разряды. КСИ34 обеспечивают суммирование с величиной 62„ 1 2"
Результат (приращение ) также формируется в ДК, что обеспечивает возможность генерирования любых функций.
В момент начала 1 -ro интервала аппроксимации а7 (Xj,Уф) перед%ется в регистр 2 интерполятора. Интерполятор на этом интервале аппрокси мации обеспечивает линейную развертку функции $ (Х,у) с наклоном Ь2(х„уф) путем интегрирования приращения на сумматоре 1 с опорной частотой 0.
Вычисление начальных значений
$(X,У„) осуществляется в процессе перехода к началу развертки следующей строки. Для этого содержимое ячейки блока 6 с текущим значением f (Х о,3 +„) пе редае тс я в СИ1, далее из блока 6 считывается значение 2. .. и суммируется с содержимым сумматора. В результате в СИ1 формируется величина Х(Хо,y<), которая затем записывается в ячейку блока Ь с текущим значением
ЦXo)Ук Q)
В предлагаемом устройстве по сравнению с известными за счет перехода к интегрированию приращений на накапливающем сумматоре и оперирования с параметрами функции, представленными в дополнительном коде, в два-три раза уменьшена инструментальная погрешность и существенно
2040 8 формула изобретения
30 ключен к входу второго счетчика, второй выход которого соединен с первым входом блока суммирования, вто. рой и третий входы которого подклю35 чены соответственно к выходам первого и второго регистров, входы которых соединены с информационным выходом блока памяти и с первым вхо5
10 !
50 расширен класс воспроизводимых зависимостей. Единственным ограничении которое к тому же может быть учте1 но при масштабировании, является генерирование функций с первыми производными по Х и У, не превышающими 1, Изобретение может найти применение при построении различного рода автоматизированных систем, управления и контроля для формирования управляющих и корректирующих функций, в частности для коррекции те" левизионного растра оптико-телевизионных датчиков, а также в составе спецвычислителей для вычисления нелинейных функций.
1. Интерполятор поверхности, содержащий блок памяти, адресные входы которого соединены с первыми выходами первого и второго счетчиков, сумматор, о т л и ч а ю щ и йс я тем, что, с целью увеличения точности, в него введены первый, второй и третий регистры, блок суммирования и блок управления, причем второй выход первого счетчика поддом сумматора, второи вход которого подключен к выходу третьего регистра, вход которого соединен с выходом блока суммирования, выход сумма" тора соединен с информационным вхо" дом блока памяти и является выходом интерполятора, а вход интерполятора соединен с первым входом первого счетчика и с входом блока управления, первый и второй выходы которого подключены соответственно к управляющим входам первого и второго счетчиков, третий - к управляющему входу блока памяти, четвертый, пятый и шестой - к управляющим входам первого, второго и третьего регистров, а седьмой и восьмой выходы блока управления подключены к управляющим входам сумматора.
94204
1о
15 го г5 зо
40
2. Интерполятор по п.l, о т л и ч а ю шийся тем, что блок управления содержит первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый элементы ИЛИ, первый и второй триггеры, первый, второй, третий, четвертый и пятый элементы И, первый и второй дешифраторы, первый и второй счетчики, причем первые входы первого, второго и третьего элементов ИЛИ и первого, второго, третьего, четвертого и пятого элементов И соединены с установочными входами первого и второго счетчиков и являются входом блока, вторые входы первого и .третьего элементов ИЛИ подключены к выходу четвертого элемента ИЛИ и к седьмому выходу блока, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ, с третьим входом третьего элемента ИЛИ и с первым входом четвертого элемента ИЛИ, второй вход которого подключен к выходу пятого элемента ИЛИ, к второму входу третьего элемента И и к первому входу шестого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и с первыми входами седьмого и восьмого элементов ИЛИ, второй вход последнего подключен к выходу шестого элемента ИЛИ, третий вход восьмого элемента ИЛИ подключен к первому выходу первого дешифратора, к первому входу девятого элемента ИЛИ, к третьему входу второго элемента
ИЛИ и к первому установочному входу первого триггера, второй установочный вход которого подключен к выходу третьего элемента
ИЛИ, а выход — к второму входу второго элемента И, выход которого соединен с управляющими входами вто рого дешифратора и второго счетчика и подключен к восьмому выходу блока, выход восьмого элемента
ИЛИ подключен к шестому выходу блока, выход первого элемента ИЛИ соединен с первым установочным выходом первого триггера, второй уста0 10 новочный вход которого подключен к
-выходу второго элемента ИЛИ, а вы- . ход - к второму входу первого элемента И, выход которого соединен с управляющими входами первого дешифра" тора и первого счетчика, выходы котос управляющими входами первого дешифратора и первого счетчика, выходы которого подключены к входам перпервого дешифратора, второй выход которого подключен к третьему выходу блока, третий выход первого дешифратора соединен с первым входом десятого элемента ИЛИ, второй вход которого соединен с первым выходом второго дешифратора, а выход подключен к четвертому выходу блока, четвертый выход первого дешифратора подключен к второму входу седьмого элемента ИЛИ, третий вход которого соединен с вторым выходом второго дешифратора, а выход седьмого элемента ИЛИ подключен к второму выходу блока, пятый выход первого дешифратора подключен к первому входу одиннадцатого элемента ИЛИ, второй вход которого соединен с третьим выходом второго дешифратора, а выход подключен к пятому выходу блока, шестой выход первого дешифратора подключен к второму выходу блока, седьмой выход первого дешифратора подключен к первому выходу блока, четвертый выход второго дешифратора подключен к первому выходу блока, а пятый выход подключен к первому выходу блока и к второму входу девятого элемента ИЛИ, выход которого подключен к второму выходу блока, входы вто". рого дешифратора соединены с информационными выходами второго счетчика, выход переноса которого соединен с вторым входом четвертого элемента И, выход которого подключен к второму входу пятого элемента И и к входу пятого элемента ИЛИ.
Источники информации, принятые во внимание при экспертизе
flaтент Великобритании
И 1413045 кл. G 4 А, 1975, 2. Авторское свидетельство СССР по заявке Г 2560381/18-24, кл.Ci 06 F 11//0022, 1977.