Цифроаналоговый преобразователь

Цифроаналоговый преобразователь

Иллюстрации

Показать все

Реферат

 

и 942258

Союз Советски к

Сецмалистическмк

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6E ) Дсполиительйое к авт. свид-ву (22)Заявлено 24.06.80 (21) 2943754/18 21 (5I)M. Кл, Н 03 К 13/02 с присоединением заявки.йе

9аударетеенньй квинтет

CCCP ао денем нзебретеннй н етерытнй (23) Приоритет

Опубликеваио 07 07 82 Бюллетень у 25

I с

Дата ояубликоваиия описания 10.07.82 (531УДК 681.325 (088.8) P. И, Г эушвицкий н А, Х. Мурсаев (72) Авторы изобретения

Ленинградский ордена Ленина электротехтптчеекий институт им, В, И. Ульянова (Ленина) (73) Заявитель (54) БИФРО-АНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к аналого-пйфровой вычислительной технике.

Известен цифро-аналоговый преобразо ватель (ПАП) с автоматической коррек« пней нелинейности, содержащий цепной делитель тока, генератор постоянного тока, управляемые генераторы тока, токовые переключатели, конденсатор, компаратор, фаэочувствительный выпрямитель, распределитель, устройство управлении и . 1в аналоговые запоминающие устройства. (1), Недостатком такого ЦАП является низкая надежность при эивчительных измене-: ниях параметров элементов (катастрофических отказах), при которых управляющееig воздействие не может поддержать требуемый ток управляемых генераторов тока.

Наиболее близким к предлагаемому техническому решению является цифроаналоговый преобразователь, содержащий 2Е цепной делитель тока, И+ 1 переключа-. телей тока, генератор эталонного тока, И управляемых генераторов тока, конденсатор, фаэочувствительный выпрямитель, распределитель, двухпороговую схему сравнения, VI аналоговых запоминающих элементов, регистр и блок управления, первые выходы которого соединены с информационными входами регистра и управляющими входами распределителя, первые

И входов которого подключены к входам аналоговых запоминающих элементов, выходы запоминающих элементов соединены с входами И управляемых генераторов тока, выходы которых через переключатели подключены к первым И входам цепного делителя тока,. выход генератора эталон» ного тока через И+ 1»й переключатель тока соединен с и+ 3-м входом цепного делителя тока, выход которого через кон» денсатор подключен к входу фазочувствительного вилрямителя, выход «oreporo coe дннен с информационным входом распределителя и через двухпороговую схему сравнения с упраэляккцим жодом регистра 123, Недостатком этого устройства явля ется низкая надежность, при, катастрофических отказах. э8

3 9422, Пель изобретения - повышение надежНости при катастрофических отказах.

Указанная цель достигается тем, что в цифро-аналоговый преобразователь, содержащий цепной делитель тока, Yl+ 1 переключателей тока, генератор эталонного тока, И управляемых генераторов тока, конденсатор, фазочувс твительный выпрямитель, распределитель двухпороговую схему сравнения, И аналоговых 10 запоминающих элементов, регистр и блок управления, первые выходы которого соединены с информационными входами регистра и управляющими входами распределителя, первые И входов которого подключены к входам аналоговых запоминающих элементов, выходы запоминающих элементов соединены с входами И управляемых генераторов тока, выходы которых через переключатели подключены к первым Д входам цепного делителя тока, выход генератора эталонного тока через

И + 1-й переключатель тока соединен с

И + 1-м входом цепного делителя тока, выход которого через конденсатор подклю-25 чен к входу фазочувствительного выпрямителя, выход которого соединен с инфор мационным входом распределителя и через двухпороговую схему сравнения с управляющим входом регистра, введены управляемый сдвигатель, и последовательно включенные дополнительный аналоговый запоминающий элемент, дополнительный управляемый генератор тока и дополнительный переключатель, выход которого

35 соединен с входом старшего значащего разряда цепного делителя тока, вход дополнительного запоминающего элемента подключен к И+ 1-му выходу распределителя, первые входы управляемого сдви40 гатеня соединены с выходами регистра, второй вход подключен ко второму входу блока управления, третьи входы которого соединены с третьими входами управляемого сдвигателя, выходы которого под45 ключены к управляющим входам аналоговых запоминающих элементов.

%.

Принцип действия изобретения состоит в том, что при обнаружении отказа в каком пибо разряде генератор тока этого разряда отключается от цепного делителя, каждый следующий разряд автоматически уменьшает свой весовой коэффициент вдвое, выполняя таким образом роль предыдущего, старший разряд замещается дополнительным разрядом. Управляемый сдвигатель в режиме преобразования выполняет сдвиг старшей относительно места отказа части декодируемого кода на один разряд в сторону старших разрядоЬ.

На фиг. 1 приведена схема цифро-аналогового преобразователя; на фиг. 2один из возможных вариантов реализации управляемого сдвигателя, Пиетро-аналоговый преобразователь содержит цепной делитель 1 тока, входы которого соединены с выходами переключателей 2 тока, информационный вход одного из которых соединен с выходом ,генератора 3 постоянного тока, а остальных - с выходами управляемых генераторов 4 тока. Выход цепного делителя тока через конденсатор 5 соединен с входом фазочувствительного выпрямителя 6, выход которого соединен с информационным входом распределителя 7 и входом двухпороговой схемы 8 сравнения. Выходы распределителя соединены с входами аналоговых запоминающих устройств 9, выходы которых соединены с входами управляемых генераторов тока, Выход двухпороговой схемы сравнения соединен с управляющим входом регистра 10, информационные входы которого соединены с выходами устройства 11 управления и управляющими входами распределителя 7.

Выход дополнительного управляемого генератора 12 тока соединен с информационным входом дополнительного переключателя 13 тока, а вход- с выходом дополнительного аналогового запоминающего устройства 14, выход которого соединен с выходом распределителя, Выход допол нительного переключателя тока соединен с выходом переключателя тока старшего разряда. Выходы регистра соединены с управляющими входами управляемого сдвигателя 15, информационные входы которого соединены с выходами устройства управ. ления. Выходы управляемого сдвигателя соединены с управляющими входами переключателей тока. Все элементы схемы являются стандартными и широко известными. Блок управления может быть выполнен в виде распределителя импульсов.

Управляемый сдвигатель может быть реализован разными способами, например, на базе микропроцессора.

Вариант реализации управляемого сдвигателя 15 приведен на логических микросхемах малой степени интеграции. Управляющие входы сдвигателя на логических микросхемах (А — Д ) подключены к первым входам элементов ИЛИ/ИЛИ-НЕ

16, второй вход каждого последующего из которых соединен с неинвертирующим выходом предыдущего, второй вход перво58

5 9422 го элемента ИЛИ/ИЛИ-НЕ 16 соединен с его первым входом. Выходы элементов

ИЛИ/ИЛИ-НЕ 16 соединены с первыми входами первой и второй групп входов элементов И-ИЛИ 17, вторые входы первой группы каждого последующего элемента И-ИЛИ 17 соединены со вторыми входами второй группы предыдущего элемента и информационным входом управляемого сдвигателя. Второй вход второй группы последнего элемента И-ИЛИ 17 и второй вход первой группы первого элемента

И-ИЛИ 17 соединены с общей шиной устройства. Третьи входы первых и вторых групп входов элементов И-ИЛИ 17 соеди-1 иены с выходом инвертора 18, вход которого соединен с. управляющим входом управляемого сдвигателя (Ap ), который соединен с первыми входами третьих групп входов элементов И-ИЛИ 17, вторые вхо 20 ды третьих групп входов элементов И-ИЛИ

17 соединены со вторыми входам-r вторых групп входов тех же элементов. Выходы элементов И-ИЛИ 17 соединены с первыми входами элементов "Запрет 19, вто- 25 рые входы которых соединены с управляющими входами управляемого сдвигателя.

Устройство работает следующим образом.

Предусмотрено два режима работы: зо

"Коррекция" и Преобразование". В режиме "Коррекция" на вход управляемого сдвигателя 15 с устройства 11 управления подается уровень, соответствующий логической единице. Управляемый .сдвига- З5 тель при этом не сдвигает-,кодов, поступающих на информационные входы. Режим коррекции состоит иэ М+ 1 циклов (Йразрядность ЦАП). Каждый цикл состоит из нескольких (10» 20) тактов, каждый 4О из которых разбит на два полутакта.

В каждом 1 -ом цикле в первом полутакте каждого такта на выходе устройся ва 11 управления вырабатывается код, содержащий логическую единицу в эталон- 4> ном разряде и в 1- 1 младших разрядах.

Во втором полутакте вырабатывается код, содержащий единицу только в 1 -ом разряде. На распределитель 7 в течение цикла непрерывно подается код, обеспечивающий его коммутацию таким образом, что выход фазочувс твительиого выпрямителя

6 соединяется с входом аналогового запоминающего устройства -го разряда.

Замкнутая цепь отрицательной обратной связи (конденсатор 5 - фаэочувствительный выпрямитель 6 - аналоговое эапоминакицее устройство 9 4 -ого разряда - управляемый генератор тока 3 - переключатель 2 тока q -oro разряда - цепной делитель 1 тока (стремится при достаточно большом коэффициенте усиления фазочувствительного выпрямителя 6 и исправности эле ментов 1 -го разряда к состоянию, при котором пульсации на выходе цепного делителя тока 1 близки к нулю. То есть

К.т„.= Х к,т-+ток,, О О

1 где I0 - значение тока генератора 4 постоянного тока;

- значение тока генератора 3 тока младшего по отношению к 1 -ому разряду;

Ко К,K — коэффициенты передачи соответствукмцего тока на выход делителя 1, имеющие размерность сопротивления; < у, - весовой коэффициент е -ого разряда.

При этом на выходе фазочувствительного выпрямителя 6 к концу цикла устанавливается некоторое напряжение управ ления генератором 3 тока в пределах шкалы допустимых управляющих напряжений. Это напряжение запоминается на аналоговом запоминакнцем устройстве 9 а -го разряда.

Пороги двухпороговой схемы 8 сравнения установлены вблизи гранин допустимых управляющих напряжений. Если входное напряжение двухпороговой схемы 8 сравнении находится между порогами, иа ее выходе присутствует сигнал, соответс1 вуюший логическому нулю, в противном случае - логической единице. В конце

j -го цикла коррекции сигнал с выхода двухпороговой схемы 8 сравнения записы. вается в -й разряд регистра 10.

Если все разряды исправны, то после

Й циклов коррекции для каждого разряда усганавливается такой ток. что (l

К1„. =2. I К,, а во всех разрядах регистра 10 записаны логические нули. Устройство переходит в режим Преобразование, при котором на выходы устройства 11 управления подается преобразуемый код = 1 г", <„. 6 0;1).

На управляющем входе управляемого сдвигателя 15 связанного с устройством

11 управления устанавливается логический нуль, но так как на остальных вхо дах управляемого сдвигателя 15 также присутствуют логические нули, коды в

7 . 942258 8 управляемом сдвигвтеле 15 не сдвигают всех старших разрядов сдвигает на один ся. На выходе управляемого сдвигателя 15 разряд в сторону старших разрядов, то формируетсд код 8= 1,1Ъ -.РИ, Ъи 1, I есть нв выходе управляемого сдвигaтеля 15 формируется код управления клюгде $1=dq пРи I - „ „,+1"-О чами 1 р, о

Таким образом, на выходе цепного =P)52." гигп 41 делителя тока. 1 вырабатывается напря(1 МР" 4 )

О 9ptA j=3 . („„„ФЧМ171 жение (3) 10 =(,wig и обеспечива ется линейность характеристики преобразования.

Сопоставив (2) и (3), получаем, что

I ы 1», 111 1

Таким образом, несмотря на отказ одного какого пибо элемента формирования тока, характеристика UAH не изменяется.

Формула изобре тения

2" "ТО О ф 4." (2) 50

0 Фырк И

21 IOК М 4 З=,n14

При переходе в режим Преобразование" управляемый сдвигатель 15 в соответствии с кодом на его управляющих входах не сдвигает содержимое 4-1 млад ших по отношению к отказавшему разрядов, а содержимое отказавшего $ -ого и

Если какой--либо из элементов формирования тока $ -ого разряда (например канал распределителя 7, аналоговое запоминающее устройство 9, управляемый генератор 3 тока, переключатель 2 тока

20 или связанные с этим разрядом элементы управления, включая элементы управляемого сдвигателя 15) неисправен, то при коррекции этого разряда пульсации сведены к нулю быть не могут. При этом на выходе фазочувствительного выпрямителя 6 к концу j-ого цикла коррекции остается напряжение,, выходящее за пределы установленных порогов двухпороговой схемы 8 и в -й разряд регистра 10 записывается единица. На выходе 4-ого разряда управляемого сдвигателя 15 при этом формируется логический нуль, то есть соответсч вующий генератор тока 3 отключается от цепного делителя 1. (В частном случае, если неисправен переключатель 2 тока, возможен случай постоянного замыкания тока соответствующего разряда на цепной делитель 1, но это влияет лишь на смешение характеристики преобразования, кото40 рое может корректироваться известными способами, при этом нелинейность характеристики преобразования корректируется) .

Коррекция продолжается также, как и для исправной системы, но .. при этом надо иметь ввиду, что ". в дальнейшем равен

45 нулю. Последовательно раскрывая выражение (1) для всех 1, получим, что в кон- це режима коррекции

Цифрс-аналоговый преобразователь, I содержащий цепной делитель тока, и + 1 переключателей тока, генератор эталонного тока, И управляемых генераторов тока, конденсатор, фазочувствительный выпрямитель, распределитель, двухпороговую схему сравнения, И аналоговых запоминающих элементов, регистр и блок управления, первые выходы которого соединены с информационными входами регистра и управляющими входами распределителя, первые входов которого подключены к входам аналоговых запоминающих элементов, выходы запоминающих элементов соединены с входами И управляемых генераторов тока, выходы которых через переключатели подключены к первым И входам цепного делителя тока, генератора эталонного тока через И +.1-й переключатель тока соединен с И + 1-м входом цепного делителя тока, выход которого через конденсатор подключен к входу фвзочувствител ного выпрямителя, выход которого соединен с информационным входом распределителя и через двухпороговую схему сравнения с управляющим входом регистра, о т л и ч а ю ш и и с я тем, что, с целью повышения надежности при катастрофических отказах, в него введены . управляемый сдвигвтель и последовательно включенные дополнительный аналоговый запоминающий элемент, дополнительный управляемый генератор тока и дополнительный переключатель, выход которого

9 9422 соединен с входом старшего значашего разряда цепного делителя тока, вход дополнительного запоминаюшего элемента подклю, чен к p + 1-му выходу распределителя, первые входы управляемого сдвигателя соедине ны с выходами регистра, второй вход подключен ко второму входу блока. управления, третьи входы которого соединены с третьими входами управляемого сдвигателя, высоды которого подключены к управляю- 10 шим входам аналоговых запоминаюших элементов.

58 10

Источники информашки, принятые во внимание при экспертизе

1. Микроэлектронные пифро-аналог<м вые и аналого-цифровые преобразователи. Л., Энергия, 1 976, с, 1 96, рнс. 7-86, I

2. Авторское свидетельство СССР по заявке М 2756484/18-21, кл. Н 03 К, 13/02, от 23.04.79 (прототип) .

9422 58

4м

Ai

Ag

А

Ао

Составитель А. Симагин

Редактор Е. Кинив Техред М.Тенер Корректор В. Сининкая

Заказ 4863/51 Тираж 959 П одписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж«35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4