Трехдекадный преобразователь двоично-десятичного кода в двоичный

Трехдекадный преобразователь двоично-десятичного кода в двоичный

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистические

Республик

РкуАерстеениый кюнтет

СССР но делен нзабретений н еткрытнй (23) Приоритет

ОпУбликовано 15.07.82. Бюллетень М 26

Дата опубликования описания 17.07.82 (53) УДК 681. Э25 (088.8) (72) Автор изобретения

Ю. Л. Соколов (71) Заявитель (54} ТРЕХДЕКАДНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении двоичнодесятичных преобразователей в вычислительных машинах и внешних устройствах вычислительных систем.

Известен преобразователь двоичнодесятичного кода в двоичный, содержащий многоразрядные комбинационные сумматоры, одноразрядные сумматоры и элементы ИЛИ Г1) Недостаток известного устройства заключается в относительно большом объеме аппаратуры и невысокой скорости преобразования.

Наиболее близким к изсбретению по технической сущности и схемному построенпю является трехдекадный преобразователь двоично-десятичного кода в двоичный, содержащий первый и вторэй сумматоры и элементы ИЛИ. Кроме того, данный преобразователь содержит еще два сумматора (2).

Недостаток данного преобразователя также состоит в относительно большом объеме аппаратуры и низком быстродействии, Белью изобретения является сокрвще5 ние аппаратуры и увеличение быстродействия.

Поставленная цепь достигается тем, что в трехдекадный преобразователь двоично-десятичного кода в двоичный, содержащий первый и второй сумматоры и первый элемент ИЛИ, причем вход первого разряда преобразователя является выходом первого разряда преобразоватали, разрядные выходы первого сумматора являются соответственно выходами со второго по седьмой разрядов преобразователя, разрядные входы со второго

-ao седьмой первой группы входов пер. рв вого суммагора соединены соответственно с разрядными выходами второго сум-. матора, введены восемнадцать элементов запрета, одиннадцать элементов ИЛИ, пять элементов И, первый и второй эле-.

94З7 менты НЕ-И, выходы которых соединены с первыми входами второго и третьего элементов ИЛИ соответственно, входы второго, третьего и четвертого разрядов преобразователя соединены соответственно с первым входом первого разряда и вторыми входами второго и третьего разрядов первого сумматора, входы четвертого, пятого и шестого разрядов второй группы входов которого соединены с входом логического нуля, вход пятого разряда преобразователя соединен со вторым входом первого разряда первого сумматора, с входами запрета первого, второго и третьего элементов зепрета, первыми входами четвертого и пятого элементов запрета и первым входом первого элемента И, второй вход которо.

ro соединен с входом шестого разряда преобразователя, с входами запрета пя- 20 того и шестого элементов запрета, с первыми входами второго и седьмого элементов запрета и первым входом первого разряда второго сумматора, входы второго, третьего, четвертого и, у пятого разрядов первой группы которого соединены соответственно с выходами четвертого, пятого, шестого и седьмого элементов ИЛИ, вход седьмого разряда преобразователя соединен с входами запрета четвертого и седьмого элементов запрета, первыми входами первого, третьего и шестого элементов запрета, вторым входом пятого элемента запрета и третьим входом первого элемента И, выход которого соединен с первым входом седьмого элемента ИЛИ, второй вход которого соединен с входом восьмого разряда преобразователя и первым входом пятого элемента WIN, 40 второй, третий и четвертый входы кото рого соединены соответственно с выходами второго, пятого и седьмого элементов запрета, первые и вторые входы четвертого и шестого элементов ИЛИ

45 соединены соответственно с выходами первого, третьего, четвертого и шестого элементов запрета, вход девятого разряда преобразователя соединен с входом восьмого элемента запрета, с входами запрета девятого и десятого элементов

50 запрета, с первыми входами второго и третьего элементов И, с первым входом одиннадцатого элемента запрете, с прямым и первым инверсным Входами пер вого и второго элементов НЕ-И и с входом первого разряда второй группы второго сумматора, входы второго и третьего разрядов второй группы кото05 ф рого соединены соответственно с входами десятого и одиннадцатого разрядов преобразователя, с первым входом четвертого и первым входом пятого и вторым входом четвертого элементов И, выходы которых соединены соответственно с первым и вторым входами восьмого элемента ИЛИ, третий вход которого соединен с входом двенадцатого разряда преобразователя, с .первым входом девятого элемента ИЛИ, со вторым входом третьего элемента И, с первым инверсным входом первого элемента НЕ-И, с входом запрета и прямым входом восьмого и дейятого элементов запрета, выходы которых соединены с входами десятого элемента ИЛИ, вход десятого разряда преобразователя соединен со вторым инверсным входом первого и прямым входом второго элементов НЕ-И, входами запрета одиннадцатого и двенадцатого элементов запрета и вторым входом одиннадцатого элемента запрета, вход одиннадцатого разряда преобразователя соединен со вторым инверсным входом второго элемента HE-И, вторым входом второго элемента И, входом тринадцатого элемента запрета, входом и входом запрета одиннадцатого. и двенадцатого элементов запрета, выходы которых соединены соответственно со вторым и третьим входами девятого элемента ИЛИ, выход которого соединен с входами четырнадцатого и пятнадцатого и входом запрета шестнадцатого элементов запрета, выходы которых соединены со входами одиннадцатого элемента ИЛИ, выход второго и третьего элементов И и выход тринадцатого элемента запрета соединены соответственно со вторым, третьим и четв ртым входами третьего элемента ИЛИ, выход которого соединен со вторым входом шестнадцатого и входом запрета пятнадцатого элементов запрета, а также с входом запрета и входом семнадцатого и восемнадцатого элементов запрета, выходы которых соединены с первым и вторым входами двенадцатого элемента

ИЛИ, вторые входы пятого элемента И, шестнадцатого элемента запрета, входы запрета четырнадцатого и восемнадцатого элементов запрета и вход семнадцатого элемента запрета через первый элемент

ИЛИ соединены с выходами переноса первого и второго сумматоров, вторые входы четвертого и пятого разрядов второго сумматора соединены соответственно с выходами десятого и второго эле5 9437 05 ментов ИЛИ, второй вход второго эле- в мента ИЛИ соединен с выходом десято- р

ro элемента запрета, выходы двенадцатого, одиннадцатого и восьмого элементов в

ИЛИ являются соответственно выходами 5 т восьмого, девятого и десятого разрядов с преобразователя. с

На чертеже приведена блок-схема P преобразователя. р

Блок-схема отключает разрядные вхо- 111 с ды преобразователя, состоящие из раз- л рядных входов сотен Х1 — Х, разряд- .. в ных входов десятков Х вЂ” Хц и разрядных входов единиц Хц » «Х11, а также

И выходы У1 -У,, преобразователя. Пре- 15 в образователь содержит элементы ИЛИ в

1-12, элементы запрета 13-30, элементы И 31-35, элементы НЕ-И 36-37, т сумматоры 38-39. Процесс преобразо- р вания проще всего прослеживается на щ с примере конкретного числа. Пусть на в входах преобразователя имеется число р

722, т.е. íà пепвой тетпаде 01 11, а в на второй и третьей — по 0010, первый в каскад преобразования десятков при этом 25 выдает число 0010, а первый каскад преобразования сотен — 0101. После первого сумматора образуется число в

10 100, а после второго — 10 100 1.

Переносы из обоих счмматоров в данном 5ф случае равны нулю. В итоге У1 = 1, Уо — — О, УЗ = 1,... У1о = 0. Преобразованное двоичное число 1011010010 1 = 1Î

= 722 . Если при преобразовании какоголибо числа образуется перенос, происходит переключение третьего каскада преобразователя, и старшие разряды результата формируются с учетом переноса.

Применение данного преобразователя дает некоторые преимущества по сравнению с известными устройствами. Вопервых, для диапазона входных чисел

000-999 он имеет меньший объем оборудования. Во-вторых, время преобразования черезвычайно мало и определяется лишь задержками интегральных микросхем. Преобразователь может быть использован во всех случаях, когда в цифровое устройство должно по тетрадам вводиться число в пределе до тысячи.

Трехдекадный преобразователь двоично55 десятичного кода в двоичный, содержащий первый и второй сумматоры и первый элемент ИЛИ, причем вход первого разряда преобразователя является формула изобретения

ыходом первого разряда преобразователя, азрядные выходы первого сумматора являются соответственно. выходами со торого по седьмой разрядов преобразоваеля, разрядные входы со второго по едьмой первой группы входов первого умматора соединены соответственно с азрядными выходами второго сумматоа,отличающийся тем,что, целью сокращения аппаратуры и увеичения быстродействия, в него введень осемнадцать элементов запрета, одиннадцать элементов ИЛИ, пять элементов, первый и второй элементы НЕ-И, ыходы которых соединены с первыми ходами второго и третьего элементов

ИЛИ соответственно, входы второго, ретьего и четвертого разрядов преобазователя соединены соответственно первым входом первого разряда и торыми входами второго и третьего азрядов первого сумматора, входы четертого, пятого и шестого разрядов торой группы входов которого соединены с входом логического нуля,,вход пятого разряда преобразователя соединен о вторым входом первого разряда перого сумматора, с входами запрета пер-» вого, второго и третьего элеь.ентов запрета, первыми входами четвертого и пятого элементов запрета и первым входом первого элемента И, второй вход которого соединен с входом шестого разряда преобразователя, с входами запрета пятого и шестого элементов запрета, с первыми входами второго и седьмого элементов запрета и первым входом первого разряда второго сумматора, входы второго, третьего, четвертого и пятого разрядов первой группы которого соединены соответственно с выходами четвертого, пятого, шестого и седьмого элементов ИЛИ, вход седьмого разряда преобразователя соединен с входами запрета четвертого и седьмого элементов запрета, первыми входами первого, третьего и шестого элементов запрета, вторым входом пятого элемента запрета и третьим входом первого элемента И, выход которого соединен с первым входом

50 седьмого элемента ИЛИ, второй вход которого соединен с входом восьмого разряда преобразователя и первым входом пятого элемента ИЛИ, второй, третий и четвертый входы которого соединены соответственно с выходами второго, пятого и седьмого элементов запрета, первые и вторые входы четвертого и шестого элементов ИЛИ соединены соответственно

Источники информации„ принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 645151, кл. Cj 06 F 5/02, 1977.

2. Авторское свидетельство СССР по заявке N 2993147/18-24, кл. G 06 F 5/02, 21.08.80.

7 9437 с выходами первого, третьего, четвертого и шестого элементов за рета, вход девятого разряда преобразователя соеди/ нен с входом восьмого элемента запрета, с входами запрета девятого и десятого элементов запрета, с первыми входами второго и третьего элементов И, с первым входом одиннадцатого элемента запрета, с прямым и первым инверсным входами первого и второго элементов НЕ-И щ и с входом первого разряда второй группы второго сумматора, входы второго и.третьего разрядов второй группы которого соединены соответственно с входами десятого и одиннадцатого разрядов преобразователя, с первым входом четвертого и первым входом пятого и вторым входом четвертого элементов И, выходы которых соединены соответственно с первым и вторым входами восьмого элемента ИЛИ, третий вход которого соединен с входом двенадцатого разряда преобразователя, с первым входом девятого элемента ИЛИ, со вторым входом третьего элемента И, с первым инверсным входом первого элемента HE-И, с входом запрета и прямым входом восьмого и девятого элементов запрета, выходы которых соединены с входами десятого элемента ИЛИ, вход десятого разряда преобразователя соединен со 9горым инверсным входом первого и прямым входом второго элементов HE-И, входами запрета одиннадцатого и двенадцатого элементов запрета и BTopbIM входом одинзз надцатого элемента запрета, вход одиннадцатого .разряда преобразователя соединен со вторым инверсным входом второго элемента HE-И, вторым входом второго элемента И, входом тринадцато- 4 го элемента запрета, входом и входом запрета одиннадцатого и двенадцатого элементов запрета, выходы которых сое05 8 динены соответственно со вторым и третьим входами девятого элемента ИЛИ, выход которого соединен с входами четырнадцатого и пятнадцатого и входом запрета шестнадцатого элементов запрета, выходы которых соединены со входами одиннадцатого элемента ИЛИ, выход второго и третьего элементов И и выход тринадцатого элемента запрета соединены соответственно со вторым, третьим и четвертым входами третьего

° элемента ИЛИ, выход которого соединен со вторым входом шестнадцатого и входом запрета пятнадцатого элементов запрета, а также с входом запрета и входом семнадцатого и восемнадцатого элементов запрета, выходы которых соединены с первым и вторым входами двенадцатого элемента ИЛИ, вторые входы пятого элемента И, шестнадцатого элемента запрета, входы запрета четырнадцатого и восемнадцатогЬ элементов запрета и вход семнадцатого элемента запрета через первый элемент ИЛИ соединены с выходами переноса первого и второго сумматоров, вторые входы четвертого и пятого разрядов второго сумматора соединены соответственно с выходами десятого и второго элементов ИЛИ, второй вход второго элемента ИЛИ соединен с выходом десятого элемента запрета, выходы двенадцатого, одиннадцатого и восьмого элементов ИЛИ являются соответственно выходами восьмого, девятого и десятого разрядов преобразователя.