Устройство для контроля выполнения тестовой программы

Устройство для контроля выполнения тестовой программы

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Соцмалнстнчесимк

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ () 943732 (6I ) Дополнительное к авт. свид-ву (22}Заявлено 05.04.79 (21) 2748269/18-24 с присоединением заявки № (23 } П риорнтет (5) ) M. Кл.

0 06 F 11/22

Гееудерстмниый комитет

СССР

Опубликовано 15. 07. 82 . Бюллетень № 26

Дата опубликования описания 18.07.82 по делам изобретений и открытий (53) УЛК 681. .325(088.8) (72) Авторы изобретения

М.A. Алексеевский, А.ф. Дряпак и И.3. Коминаров (7l ) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВЫПОЛНЕНИЯ

ТЕСТОВОЙ ПРОГРАММЫ

1 . Устройство относится к вычислительной технике и .может быть использовано в автоматизированных системах, созданных на базе 3ВМ.

Известно устройство, в котором

5 контроль правильности функционирования системы осуществляется за счет введения дополнительных регистров для буферизации поступающих сигналов и соответствующих схем сравнения, обнаруживающих неразрешенные ситуации (11 .

Недостатком устройства является его сложность.

Наиболее близким по технической сущности к предлагаемому является устройство для контроля, содержащее элемент НЕ, первый элемент И и первый триггер. В этом устройстве тестовые программы выполняютоя ЭВМ Hà 2о самом высоком приоритете сразу же за временной меткой. После тестовой программы решаются целевые задачи системы до появления следующей метки.

Сигнал об удовлетворительном прохождении теста сравнивается с предварительно задержанным сигналом временной метки $2) .

Недостатком устройства являются ограниченные функциональные возможности, которые обусловлены невозможностью принятия и обработки системой срочных сигналов, поступающих извне во время выполнения тестовых программ, имеющих самый высокий приоритет и жестко привязанных к временным меткам (отсутствие гибкости при работе системы в реальном масштабе времени); необходимо ть точного расчета временной задержки временной метки и, как следствие, сложностью ее схемной реализации; необходимость изменения схемы устройства при изменении длительности тестовых программ.

Целью. изобретения является расширение функциональных возможностей

94373 устройства за счет осуществления кон т роля по on pocy.

Поставленная цель достигается тем, что устройство содержит элемент НЕ, первый, второй, третий и четвертый элементы И, первый и второй триггеры и элемент ИЛИ, управляющий вход устройства соединен с первым входом первого элемента И, второй вход ко- . торого соединен с первыми входами 10 второго и третьего элементов И и выходом элемента НЕ, вход которого соединен с первым входом первого триггера, первым входом четвертого элемента И и является установочным входом устройства, .выход первого элемента И подключен к первому входу элемента ИЛИ, второй и третий входы которого являются сбросовым и запретным входами устройства соответственно, а выход соединен со вторым входом первого триггера, выходы которого подключены ко вторым входам второго и третьего элементов И соответственно выходы которых подключены к соответствующим входам второго триггера, выходом соединенного со вторым входом четвертого элемента И, выход которого является выходом устройства.

На чертеже представлена блок-схема устройства.

Устройство содержит элемент HE 1, первый, второй, третий и четвертый элементы И 2-5, элемент ИЛИ б, первый и второй триггеры 7 и 8, установочный сбросовый, запретный, и управляющий входы и выход устройства 9-13.

Устройство работает следующим об40 разом., На вход 9 поступает временная метка и устанавливает триггер 7 в состояние "0". После окончания временной метки содержимое триггера 7 переписывается в триггер 8 элементы

И 4 и 5. Причем перепись осуществляется в течение всего интервала между временными метками и прерывается сигналом метки, приходящим с элемента НЕ 1. Если триггер 7 в интервале между метками изменяет свое состояние, то изменяет свое состояние соответственно и триггер 8.

Тестовая программа выполняется в любой части временного интервала между двумя соседними метками, Результатом правильного прохождения тестовой программы является появле2 4 ние импульса реакции на тесты на входе 12. Если этот импульс поступает в интервале между метками (в противном случае он блокируется на элементе И 2 сигналом наличия метки, снимаемом с выхода элемента НЕ 1) он устанавливает триггер 7 в состояние "1" по цепи: вход 12, элемент

И 2, элемент ИЛИ 6, вход триггера 7.

Это влечет за собой установку триггера 8 в состояние "1". Если импульс на входе 12 в интервале между метками не пришел„ то триггеры 7 и 8 ос- . таются в состоянии "0". Приход метки фиксирует состояние триггера 8 до следующего интервала. Элемент И 3, выход которого соединен с выходом 13, формирует сигнал непрохождения тестов (сигнал неисправности в системе) из сигнала метки и сигнала с инверсного плеча триггера 8. Сигнал непрохождения тестов вырабатывается только при наличии временной метки д условии, что триггер 8 находится в состоянии "0". Для того, чтобы устройство не выдавало сигнала непрохождения тестов при начальном пуске системы, который асинхронен к временным меткам, вход 10 соединен с первым входом элемента ИЛИ 6. Начальный сброс устанавливает триггер 8 в состояние "1", что равносильно приходу сигнала реакции на тесты по входу 12. Для исключения появления сигнала непрохождения тестов при программном останове или для возможности отключения устройства используется вход 1I, который соединен с входом элемента ИЛИ 6. Работа устройства при появлении сигнала на входе 11 аналогична работе устройства при появлении сигнала на входе 10, Изобретение дает положительный эффект за счет расширения функциональных возможностей, а именно позволяет обнаруживать неисправность в системе даже при неисправном процессоре, т.е. в условиях, когда тестовые программы в принципе не могут выполняться, позволяет выполнять тестовые программы в любой части временного интервала между двумя соседними временными метками, не требует формирования временных задержек, схема устройства не меняется при изменении длительности тестовых про грамм.

94373

Формула изобретения

ВНИИПИ Заказ 5113/57 - Тираж 731 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Устройство для контроля выполнения тестовой программы, содержащее элемент НЕ, первый элемент И и первый триггер, отличающееся тем, что, с целью расширения функциональнык возможностей устройства за счет осуществления контроля по опросу, оно содержит второй, третий и to четвертый элементы И, второй триггер и элемент ИЛИ, управляющий вход устройства соединен с первым входом первого элемента И, второй вход которого соединен с первыми входами второго и третьего элементов И и выходом элемента НЕ, вход которого соединен с первым входом первого триггера, первым входом четвертого элемента И и является установочным входом уст2 6 ройства, выход первого элемента И подключен к первому входу элемента

ИЛИ, второй и третий входы которого являются сбросовым и запретным входами устройства соответственно, а выход соединен со вторый входом первого триггера, выходы которого подключены ко вторым входам второго и третьего элементов И соответственно, выходы которых подключены к соответствующим входам второго триггера, выходом соединенного со вторым входом четвертого элемента И, выход ко"1 торого является выходом устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

11 436354, кл. G 06 F 11/04, 1975.

2. Патент США И 3967103 СССР, 235-153., 1974 (прототип).