Система для приема и накопления информации

Система для приема и накопления информации

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Свез Сааатскнк

Сецквймстнчеакив . РЕйИУФЕтк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6t) Дситолнитвльное к азт. свид-ву (22) Заявлено 260680 (21)2946997/18-24 )51) М. Кп з

G 08 С 15/00 с присоединением заявки ¹â€”

Государственный комитет

СССР оо делам изобретений я открмтий (23) Приоритет(53) УДК 621.398 (088.8) Опубликовано 150782. Бюллетень ¹26

Дата опубликования описания 150782

- и

»*

A.ñ. Вряэгин, B.H. Иванов, В.м. шершаков В.П. ;соловьев н В.Н. Яхрюшин

) - у

s (72) Авторы изобретения

\

«»;и

Институт ssoeepeeeeeaeseoe»eseopoeoree (71 ) Заявитель (54) СИСТЕМА ДЛЯ ПРИЕМА И НАКОПЛЕНИЯ ИНФОРМАЦИИ

Изобретенке относится к информационно-измерительной и вычислительной технике и может. быть ксПользо вано, например, для приема накойления к обработки данных по отдЕлЬноМу региону наблюдательной сети всемирной службы погоды.

Известна система уплотнения данных, которая содержит блок памятку адресный регистр, регистр кода повторителя, логический блок управления кодом повторителя, блок УПравления, элемент И, регистр адреса приращения, числовой регистр (1).

Недостатком системы является не.обходимость запоминания в блоке памяти специальных кодов повторителей.

Уплотнение записи информационного кода приводит к появлению дополнительных признаков - кодов указателей, снижающих эффективность этого уплотнения, повыаающих время выборки кнформационного кода кэ блока памяти иэ-за необходимости анализа дополнительных .признаков.

Увеличение времени выборки и, как следствие, обработки данных делает невозможным использование такой системы для оперативного анализа

\ экстремальных метеорологических явлений.

Наиболее близким к предлагаемой системе является.устройетво сжатия ннформацик, содержащее псевдослучайный.преобразователь, подключенный через входной регистр к источнику информации, выход блока псевдослучайного преобразователя через последовательно соединенные регистр адреса и блок памяти соединен с первйм входом регистра числа, второй вход которого. объединен с первж входом блока вычисления кодового расстояния и подключен к входу блока псевдослучайного преобразования, выходы которого соединены с третьим и четвертым входами регистра числа, пятый вход которого соединен с выходом регистра сдвига, хронизатор соединен с вторим входом блока вычисления кодового расстояния и первым входом регистра сдвига, второй вход которого соединен с вторым выходом

25 блока псевдослучайного преобразователя (2).

В этом устройстве входныв информационные коды Ц, (х),...D„(х),...0,(х) последовательно во временй поступают на вход блока псевдослучайного

943800

Пбеобразователя, где формируется адрес в соответствии с входным информационным кодск. Содержимое блока псевдослучайного преобразования пос- . тупает в регистр адреса. При этом функциональная связь между информа- 5 ционным входным кодом D„(õ) и,содержимым R;(x) регистра адреса обеспечивается за счет жесткой внутренней структуры блока псевдослучайного преобразования, реализующего выразе- 10 ние

R„. (x) = 0 (x) - () (x)- T(x) (1) где вид многочлена T (x) определяет структуру блока преобразования.

В выражении (I ) величина R<- (х), являющаяся остатком от деления многочлена D„(x) на многочлен Q„(x), используется в качестве прямого адреса памяти.

Вид многочлена Т(х), определяющего структуру блока преобразователя, выбирается таким образсм, чтобы получить равномерное распределение адресов R(x) по всему диапазону ячеек, блока памяти. При разрядности регистра адреса R(x).= 4 многочлен

Т(х) имеет следующий вид

Т(х) =1 Т (х) +О Т (х)+1 T(x)+1.

Время доступа к произвольной ячейке блока памяти в известной сис- 30 теме уменьшается за счет обеспечений одновременно со сжатием информации жесткой функциональной (в соответ" ствии с (1) связи между входным сообщением и адресом ячейки памяти. 35

Недостатком такой системы является неоднозначность функционального преобразования информационных кодов в адреса ячеек блока памяти, что приводит к уменьшению быстро- 4п действия устройства. Это вызвано необходимостью просмотра дополнительных областей памяти и модификации адресов н случаях конгруэнтности

В„(х) .

Цель изобретения — увеличение быстродействия системы.

Поставленная цель достигается тем, что в систему для приема и накопления информации, содержащую входные регистры, первыэ входы которых подключены к источникам информации, выходы нходньк регистров соединены с соответствующими первыми входами формирователя промежуточного адреса и соответствукщими первыми входами регистра числа, вторые входы которого соединены соответственно с первыми входами и выходами блока памяти, регистр адреса, выходы которого соединены с вторыми входами бО блока памяти, хрониэатор, введен формирователь адреса, оста тк а, выходы формирователя промежуточного адреса соединены с первыми входами формирователя адреса остатка, выхо ды которого соединены с входами регистра адреса, первый, второй, третий и четвертый выходы хронизатора соединены соответстненно с третьим входом регистра числа, вторым входом формирователя ðåñà остатка, вторьм входом формирователя промежуточного адреса и объединенными вторыми входами входных регистров.

На чертеже приведена блок-схема ! предлагаемой системы.

Система содержит входные регистры

1„ -1, регистр 2 числа, хрониэатор

3, формирователь 4 промежуточного адреса, формирователь 5 адреса остатка, регистр б адреса, блок 7 памяти.

Входные двоичные регистры 1„ -1„ предназначены для хранения и одновременной записи входных информационных сообщений Dq (х) — 0,„(х) .

Формирователь 4 служит для формирования промежуточного адреса Н„(х) из последовательной записи и кодов

D„ (x),0 (х),...D„(x)...0 (х), являющегося составным кодом при кодадресном преобразовании входных сообщений в номер ячейки блока 7 памяти.

Формирователь 5 предназначен для формирования адреса.й (х) иэ промежуточного адреса R„(х), при этом разрядность Н„(х) выбирается равной разрядностй регистра б адреса.

Регистр адреса б служит для хранения В (х) адреса обращения к блоку

7 памятй, который осуществляет хранение информации.

Регистр 2 числа обеспечинает кратковременное запоминание при считывании или записи из блока 7 памяти составного ключа, поступающего одновременно в регистр 2 числа.

Хрониэатор 3 предназначен для управления и временной синхронизации остальных блоков системы.

Система работает следующим образом.

Входные сообщения D„ (x),...D„ (x)...

D„(x), характеризующие исследуемый физический объект по ряду признаков, например 0„ (х) — географические координаты, 0,2(х) — номера станций всемирной службы погоды, 01.(х) — тип и временные параметры измерений, D„(x) — двоичные значения физических величин, поступают на регистры

1 -1, . (Необходимым условием эффективной работы предлагаемой системы является наличие нуле вых зн ачений кодов н информативных сообщениях 0„(х), 0 (х) ..., D„(x),...0„(х) . При этом общее количество входных ненулевых информационных сообщений не должно превышать общее количество ячеек блока 7 памяти.

По сигналам с выхода хронизатора

3 эти сообщения поступают в форми943800

Формула изобретения

ВНИИПИ 3а

Тираж 642 рователь 4, который формирует промежуточный адрес В„(х) из составного кода в соответствии с выражением

В (х) =Э (х)... 0, (х) -Q (x)+ Т (х), (2)

При этом, поскольку при многоразрядном составном коде некоторью 5 его разряды являются нулевыми,количество конгруэнтных R„(x) будет уменьшено.

После получения сигнала с третьего выхода блока 3 управления содер- 10 жимое формирователя 4 поступает на вход формирователя 5, формирующего адрес В (х) из величины В (х), затем по сигналу с второго выхода хронизатора 3 содержимое формиро- )5 вателя 5 переписывается в регистр б адреса.

По адресу, запомненному на регистр

6 адреса, из блока 7 памяти содержимое ячейки поступает на регистр 2 числа. Для занесения составного кода По адресу на:регистре б в блок 7 памяти с второго выхода хронизатора

3 на регистр 2 числа поступает разрешающий сигнал, 25

При равной вероятности появления нулей в разрядах составного ключа, что эквивалентно равной вероятности появления нулевых сообщений

) количест- 30 во конгруэнтных адресов уменьшается пропорционально отношению разрядностей формирователей адреса.

Таким образом, быстродействие системы увеличивается за счет устранения неоднозначности при преобразовании информационных кодов в адреса ячеек блока 7 памяти благодаря введению дополнительного формирователя адреса для организации двухФилиал ППП "Патент", г.ужгород,ул.Проектная,4 уровневого процесса формирования адреса.

Система для приема и накопления информации, содержащая входные регистры, первые входы которых подключены к источникам информации, выходы входных регистров соединены с соответствующими первьии входами формирователя промежуточного адреса и соответствующими первыми входами регистра числа, вторые входы которого соединены соответственно с первыми входами и выходами блока. памяти, регистр адреса, выходы которого соединены с вторыми входами блока памяти, и хронизатор, о т л и ч а ющ а я с я тем, что, с целью повышения быстродействия системя, в нее введен формирователь адреса остатка, выходы формирователя промежуточного .адреса соединены с первыми входами формирователя адреса остатка, выходы которого соединены с входами регистра адреса, первый, второй, третий и четвертый выходы хронизатора соединены соответственно с третьим входом регистра числа, вторым входом формирователя адреса остатка, вторым входом формирователя промежуточного адреса и объединенными вторыми входами входных регистров.

Источники .информации, принятые во внимание при экспертизе

1. Патент США 9 3564512, кл. 340-1725, опублик. 1970.

2. Авторское свидетельство СССР

9 482786, кл. G 08 С 15/02, 1972 (прототип) .