Умножитель частоты
Иллюстрации
Реферат
(72) Автор изобретения
С. А. Самарин (73) Заявнтмь (54) УМНОЖИТЕЛЬ ЧАСТОТЫ
Изобретение относится к радиотехнике и может использоваться для умножения частоты, в частности, в час" тотомерах низких частот для расширения диапазона измерений.
Известен умножитель частоты, со5 держащий первый и второй опорные генераторы, а также последовательно соединенные первый счетчик, блок памяти, блок сравнения, второй вход которого соединен с выходом второго счетчика, буферное устройство, weмент ИЛИ, втЬрой вход которого соединен с выходом блока дифференцирования, а выход - с установочным входом второго счетчика, при этом установочные входы первого счетчика и блока памяти и вход блока дифференцирования соединены между собой, а точка . их соединения является входом умножи- 20 теля частоты flj.
Однако известный умножитель час" ,тоты имеет относительно узкий диа,пазон умножаемых частот из-за не2 полного использования емкости счетчиков, блока памяти и блока сравнениями так как код на входе блока сравнения содержит в себе код, соответствующий минимальному значению периода входной частоты и представляющий собой избыточную информацию, которой перегружаются счетчики, блок памяти и блок сравнения.
Цель изобретения - расширение ди" апазона умножаемых частот.
Для этого в умножителе частоты, содержащем первый и второй опорные генераторы, а также последовательно соединенные первый счетчйк, блок памяти, блок сравнения, второй вход которого соединен с выходом второго счетчика,.буферное устройство, элемент ИЛИ, второй вход которого сое ". динен с выходом блока дифференцирования, а выход - с установочным входом второго счетчика, при этом уста.новочные входы первого счетчика и блока памяти и вход блока дифферен3 94409 цирования соединены между собой, а точка их соединения является входом умножителя частоты, между выходом первого опорного генератора и счетным входом первого счетчика введены последовательно соединенные первый делитель частоты, первый триггер и первый элемент И, выход которого соединен также с установочным входом первого делителя частоты, а второй вход - с выходом первого опорного генератора, между выходом второго опорного генератора и счетным входом второго счетчика введены последовательно соединенные .второй делитель частоты, второй триггер и второй элемент И, выход которого соединен также с установочным входом второго делителя частоты, а второй входс выходом второго опорного генератора, при этом установочный вход второго триггера соединен с выходом второная электрическая схема предложенного умножителя частоты.
Умножитель частоты содержит блок дифференцирования 1, элемент ИЛИ 2, первый опорный генератор 3, первый счетчик 4, блок памяти 5, блок сравнения 6, буферное устройство 7, втоЗо рой опорный генератор 8, второй счетчик 9, первый делитель частоты 10, второй делитель частоты 11, первый триггер 12, второй триггер 13, первый элемент И 14 и второй элемент
И 15
Поступление импульса умножаемой частоты fg> на установочные входы первого счетчика 4, блока памяти 5 и первого триггера 12 вызывает перенос кода в блок памяти 5 из первого счетчика 4, обнуление последнего и оп4рокидывание первого триггера 12.
При этом прекращается пОступление сигнала с прямого выхода первого триггера 12 на второй вход первого элеиента И 14 и запрещается прохождение через элемент И 14 импульсов первого опорного генерзтора 3, импульсы которого поступают на вход первого делителя частоты 10.
После накопления в делителе частоты 10 Н0 числа импульсов, определяющего коэффициент деления делителя час . тоты 10, с выхода последнего на счетный вход триггера 12 поступает импульс,возro элемента ИЛИ, а установочный вход первого триггера соединен с установочным входом первого счетчика.
На чертеже представлена структур7 4 вращающий его в исходное состояние, и на прямом выходе триггера 12 вновь возникает сигнал, разрешающий прохождение импульсов первого опорного генератора 3 через элемент И 14 на счетный вход первого счетчика 4 и установочный вход первого делителя частоты 10, чем достигается блокировisa накопления в последнем импульсов первого опорного генератора 3 и запол нение этими импульсами первого счетчика 4 до появления следующего импульса уиножаемой частоты ЕВх.
Записанный в блоке памяти 5 код непрерывно поступает на один вход блока сравнения 6, яа другой вход которого поступает код с выхода второго счетчика 9. При совпадении этих кодов блок сравнения 6 выдает сигнал на буферное устройство 7, на выходе которого формируется импульс, поступающий на выход умножителя частоты и на первый вход элемента ИЛИ
2, на второй вход которого поступают ! импульсы с выхода блока дифференцирования 1. Сигнал с выхода элеиента
ИЛИ 2 поступает на установочный вход второго триггера 13 и установочный вход второго счетчика 9, обнуляя его.
При этом триггер 13 опрокидывается и на его прямом выходе исчезает сигнал, разрешающий прохождение через второй элемент И 15 импульсов второго опорного генератора 8. Эти импульсы проходят на вход второго делителя частоты 11. После накопления в делителе частоты 11 N< числа импульсов, на его выходе появляется сигнал, который поступает на счетный вход второго триггера 13 и возвращает его в исходное состояние. В этом случае на прямом выходе второго триггера -13 возникает сигнал. который поступает на один вход второго элемента И 15 и разрешает прохождение через элемент И 15 импульсов второго опорного генератора 8 на счетный вход второго счетчика 9 и установочный вход второго делителя частоты 11. При этом происходит блокировка основного входа второго делителя частоты 11 и накопление импульсов второго делителя частоты 11 и накопление импульсов второго опорного генератора 8 во втором счетчике 9 до следующего момента совпадения кодов на входах блока сравнения 6 или появления следующего импульса умножаеиой частоты, который, 944097
5 воздействуя на вход блока дифференцирования 1, вызывает обнуление вто-: рого счетчика 9 и опрокидывание второго триггера 13. Блок дифференцирования 1 и элемент ИЛИ 2 позволяют синхронизировать начало циклов работы второго делителя частоты 11, второго триггера 13, второго элемента И 15 и второго счетчика 9 с появлением импульсов умножаемой частоты, что <0 обеспечивает ограничение набега фазы во втором счетчике 9.
3а один период Твх умножаемой частоты Е х в первом счетчике 4 накапливается число N< имлульсов пер- 15 вого опорного генератора 3, равное
Й М -К -У Т -йЙИ™1 0 У1Трх-ЙО -Ноу
ИН
На один вход блока сравнения 6 поступает код, соответствующий разности значений текущего и минимального периодов умножаемой частоты, а на другой вход его поступает код, соответствующий разности значений текущего и минимального периода выходной частоты, что позволяет либо упростить конструкцию умножителя частоты за счет сокращения радиоэлементов, определяющих емкость (разрядность) первого и второго счетчиков 4 и 9, блока памяти 5 и блока сравнения 6, либо расширить допустимый диапазон изменения умножаемой частоты эа счет увеличения допускаемого значения минимального периода умножаемой частоты.
20 Rg
"N и 2 Вы о в о где f — частота на выходе второго
2. опорного генератора 8;
N — коэффициент деления второго о делителя частоты 11. 45
Из полученных равенств следует
4 а— -к =в о их Sb>x (3)
50 или
4 вью % „ в (4) т. е. частота f,„ на выходе умножителя частоты во столько раз выше
55 частоты f9 умножаемой частоты, во сколько раэ частота f z.âòîðoão опорного генератора 8 выше частоты первого опорного генератора 3. где N — число импульсов, выданных первым опорным генератором
3 за один период умножаемой частоты ХИх
И0 — число импульсов, выдаваемых первым опорным генератором
3 за интервал времени, равный минимальному периоду
Т,„ „умножаемой частоты f0> и коэффициент деления первого делителя частоты 10;
f — частота на выходе первого
А опорного генератора 3;
Т вЂ” период умножаемой частоты.
За один период Тяь выходной частоты Еиь х во втором счетчике 9 накапли- з5 вается число N< импульсов второго опорного генератора 8, равное
Формула изобретения
Умножитель частоты, содержащий первый и второй опорные генераторы, а также последовательно соединенные первый счетчик, блок памяти, блок сравнения, второй вход которого соединен с вйходом второго счетчика, буферное устройство, элемент ИЛИ, второй вход которого соединен с выходом блока дифференцирования, а выход — с установочным входом второго счетчика, при этом установочные входы первого счетчика и блока памяти и вход блока дифференцирования соединены между собой, а точка их соединения является входом умножителя часто-ты, отличающийся тем, что, с целью расширения диапазона умножаемых частот, между выходом первого опорного генератора и счетным входом первого счетчика введены последовательно соединенные первый делитель частоты, первый триггер и первый элемент И, выходы которого соеди-нен также с установочным входом пер-. вого делителя частоты, а второй входс выходом первого опорного генератора, между выходом второго опорного генератора и счетным входом второго счетчика введены последовательно соединенные второй делитель частоты, второй триггер и второй элемент И, выход которого соединен также с установочным входом второго делителя частоты, а второй вход — с выходоМ второго опорного генератора, при этом установочный вход второго триггера соединен с выходом второго эле7
944097
Составитель Г. Захарченко
Редактор И. Келемеа Техред А; Ач Корректор Г. Реаетник
Ю
Заказ 5155/75 Тираж 959 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раувсквя. наб., д. 4/5
Филиал ППП "Патент", r, Ужгород, ул. Проектная, 4 мента ИЛИ, а установочный вход первого триггера соединен с установочным входом первого счетчика.
Источники инФормации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
Н 684709,кл,H 03 8 19/00, 1977(прототип) .