Устройство для сжатия цифровых телевизионных сигналов

Устройство для сжатия цифровых телевизионных сигналов

Иллюстрации

Показать все

Реферат

 

( с г Е

1О. Г. Игнатьев, В. И. Смирнов и В.Я. )фЗи 4 :. Я ".г.; )1 " - н;!» -: г„.", .q Р и ру

° tel >+ 1 у. ю <ф

Ленинградский институт авиационного приборост (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ЦИФРОВЫХ ТЕЛЕВИЗИОННЫХ

СИГНАЛОВ

Изобретение относится к системам передачи и хранения видеоинформации . и может использоваться для уменьшения объема передаваемой в цифровой канал связи информации, в частности

5 при передаче и записи .сигналов вещательного телевидения, Ф

Известно устройство, обладающее повышенной помехозащищенностью и служащее для сжатия цифровых телевизионных (ТВ ) сигналов (1 j.

Известно устройство, содержащее первый регистр, первый выход которого соединен с входом второго регистра, первый выход котоРого соединен с входом т рет ье го ре гист р а, пер вый вход которого соединен с первым входом первого блока сравнения, второй вход которого соединен с первым выходом блока памяти, второй выход ко- го торого соединен с первым входом блока управления памятью, выход которого соединен с первым входом блока памяти, второй вход которого соединен с первым выходом первого блока разрешения записи, второй выход которого соединен с третьим вхрдом блока памяти и с первым входом блока памяти младших разрядов, выход которого соединен с первым входом первого блока коммутации, второй вход которого соединен с первым выходом -формирователя интервалов времени, первый вход которого соединен с первым выходом аналого"цифрового преобразователя (АЦП ) вход которого соединен с входом блока установки опорного уровня, выход которого соединен с вторым входом формирователя интервалов времени, с четвертым входом блока памяти и входом формирователя кода синхронизации, выход которого соединен с первым входом блока кодирования, второй вход которого соединен с, первым выходом блока выбора передаваемого символа, вход которого соединен с выходом первого блока сравнения, причем второй выход первого

94 i 145 ре ги ст ра соединен с первым входом второго блока сравнения, второй вход которого соединен с вторым выходом третьего регистра и с первым входом третьего блока сравнения, второй

5 вход которого соединен с вторым выходом второго регистра, выход второго блока сравнения соединен с первым входом первого блока разрешения записи,. второй вход которого соединен !о с третьим выходом третьего регистра, второй выход блока выбора передаваемого символа соединен с вторым входом блока управления памятью, а выход блока кодирования подключен к третьему входу первого блока коммутации (2).

Однако известные устройства имеют низкий коэффициент сжатия сигналов.

Цель изобретения - увеличение сжа- о тия сигналов.

Поставленная цель достигается тем, что в устройство для сжатия цифровых ТВ сигналов введены блок деления, второй блок разрешения записи, чет- . вертый блок сравнения, блок памяти кода, блок управления памятью младших разрядов, суммирующий регистр, элемент задержки и второй блок коммутации, первый выход которого соединен с четвертым входом первого блока коммутации и с входом элемента задержки, выход которого соединен с первым входом суммирующего регистра, второй вход которого соединен с вторым выходом блока коммутации, пер- 5 вый вход которого соединен с вторым выходом формирователя интервалов времени, первый выход которого соединен с первым входом второго блока

4C разрешения записи, с первым входом блока памяти кода, с третьим входом поворота блока разрешения записи с входом блока деления, выход которого соединен с первым входом блока управления памятью младших разрядов и 4 .с вторым входом второго блока разрешения записи, третий вход которого соединен с выходом четвертого блока сравнения, первый вход которого соединен с первым выходом суммирующего регистра, второй выход которого соединен с входом первого регистра, при этом второй вход четвертого блока сравнения соединен с вторым входом третьего блока сравнения, первый выход которого соединен с четвертым .входом первого блока разрешения записи и с вторым входом блока памяти кода, третий вход которого соединен с выходом блока кодирования и с вторым входом блока управления памятью младших разрядов, третий вход которого соединен с выходом блока памяти кода, выходы блока управления памятью младших разрядов соединены с вторым входом блока памяти младших разрядов, третий выход третьего регистра соединен с четвертым входом второго блока разрешения записи, пятый вход которого соединен с вторым выходом третьего блока сравнения, выход второго блока сравнения соединен с шестым входом второго блока разрешения записи, первый выход которого соединен с пятым входом блока памяти и с пятым входом первого блока коммутации, третий вход блока кодирования соединен с вторым выходом второго блока разрешения записи, а второй выход аналого-цифрового преобразователя подключен к второму входу второго блока коммутации.

На чертеже приведена структурная электрическая схема предложенного устройства.

Предложенное устройство сжатия цифровых TB сигналов содержит блок 1 установки опорного уровня, АЦП 2, формирователь 3 интервалов времени, два блока 4 и 5 коммутации, формирователь 6 кода синхронизации, элемент 7 задержки, суммирующий регистр

8, три регистра 9-11, четыре блока

12-15 сравнения, блок 16 памяти младших разрядов, два блока 17 и 18 разрешения записи, блок 19 выбора передаваемых символов, блок 20 управления памятью, блок 21 памяти, блок

22 кодирования, блок 23 деления, блок 24 памяти кода, блок 25 управления памятью младших разрядов.

Устройство работает следующимсобразом.

Входной аналоговый сигнал поступает одновременяо на входы блока 1 установки опорного уровня и АЦП 2.

В блоке 1 выделяется синхросигнал, с помсщью которого блок 21 памяти и формирователь 3 устанавливаются в определенное состояние. Информация о синхросигнале передается специальным кодом, который формируется формирователем 6 кода синхронизации, запуск которого осуществляется сигналом с выхода блока 1 Семиразрядный код с АЦП 2 поступает на вто5 9441 рой вход блока 5 коммутации, на первый вход которого поступает сигнал с выхода формирователя 3 интервалов времени. Сигналы с выходов блока 5 коммутации записываются в суммирующий регистр 8. Одновременно с первого выхода блока 5 коммутации сигналы через блок 4 коммутации поступают в канал связи. С выхода суммирующего регистра 8 семиразрядный код пооче- to редно записывается в три регистра

9-11. В блоках 13, 14 и 15 производится сравнение четырех старших разрядов кода, который подается с выходов регистров 9-11. Сигналы с выходов15 блоков сравнения разрешают запись разрядов кода в блок 21 памяти и блок

4 коммутации. Информация о состоянии четырех старших разрядов через первый блок 17 разрешения записи го записывается в блок 21 памяти в соответствии с сигналом, поступающим от формирователя 3 интервалов времени. Если в одном из четырех старших разрядов соот вет ст вующих сигналов произошли изменения, то код с выхода третьего регистра 11 поступает на первый вход блока 12, на второй вход которого поступают разряды кода из блока 21 памяти. Результаты сравнения в виде уровней логического "0" при отсутствии изменений символов или логической "1" при наличии изме" нений подаются в блок 19 выбора передаваемого символа, определяющего в каком из разрядов следует передавать

35 изменение символов в данной выборке.

Поя вившиеся на выходе блока 19 уровни логи че ской " 1" пере водят .одни триггеры блока 21 памяти в состоя40 ние, проти воположное предыдущему.

Другие триггеры блока 21, в которые записываются младшие разряды кода изменявшегося, устанавливаются блоком

20 управление памятью в состояние, 45 противоположное новому состоянию триггера, в котором записывается изменение. Первый выход блока 19 выбора передаваемого символа подключен к второму входу блока 22 кодирования. Если блоки 13 и 14 сравнения показывают отсутствие изменений в старших разрядах соответствующих отсчетов, тогда в данном отсчете передается информация об изменении символов в младших разрядах и два следующих по старшинству разряда предыдущей выборки из блока 16 памяти младших разрядов, записанные в не45 6 го через первый блок 17 разрешения записи из третьего регистра 11 в предыдущем отсчете. Если третий блок

14 сравнения говорит о наличии изменений в старших разрядах, а четвертый блок 15 сравнения говорит об их отсутствии, то посредством второго блока 18 разрешения записи четыре старших разряда записываются в блок

21 памяти и в первый блок 4 коммутации. Эта же информация из блока 18, в памяти которого хранится информация о состоянии старших разрядов, через блок 4 поступает в канал связи.

Обнуление памяти блока 18 осуществляется сигналом с формирователя 3 интервалов времени через блок 23 деления. Для устранения неопределенности на приемной стороне в момент, когда соседние кодовые комбинации кода не отличаются друг от друга, необходимо изменить состояние второго разряда в блоке 16 памяти младших разрядов. Эту операцию выполняет блок 25 управления памятью младших разрядов, на входы которого поступают сигналы с блока 22 кодирования и с блока 24 памяти кода °

Предложенное устройство позволяет значительно увеличить коэффициент сжатия ТВ сигналов.

Формула изобретения

Устройство для сжатия цифровых телевизионных сигналов, содержащее первый регистр, первый выход которого соединен с входом второго регистра, первый выход которого соединен с входом третьего регистра, первый выход которого соединен с первым входом первого блока сравнения, второй вход которого соединен с первым выходом блока памяти, второй выход которого соединен с первым входом блока управления памятью, выход которого соединен с первым входом блока памяти, второй вход которого соединен с первым выходом первого блока разрешения записи, второй выход которого соединен с третьим входом блока памяти и с первым входом блока памяти младших разрядов, выход которого соединен с первым входом первого блока коммутации, второй вход которого соединен с первым выходом формирователя интервалов, времени, первый вход которого соединен с первым вытретьим входом первого блока разрешения записи и с входом блока деления, выход которого соединен с первым входом блока управления памятью младших разрядов и с вторым входом второго блока разрешения записи, третий вход которого соединен с выходом четвертого блока сравнения, первый вход которого соединен с первым выходом суммирующего регистра, второй выход которого соединен с входом первого регистра, при этом второй вход четвертого блока сравнения, соединен с вторым входом третьего блока сравнения, первый выход которого соединен с четвертым входом первого блока разрешения записи и с вторым входом блока памяти кода, третий вход которого соединен с выходом блока кодирования и с вторым входом блока управления памятью младших разрядов, третий вход которого соединен с выходом блока памяти кода, выход блока управления памятью младших разрядов соединен с вторым входом блока памяти младших разрядов, третий выход третьего регистра соединен с четвертым входом второго блока разрешения записи, пятый вход которого соединен с вторым выходом третьего блока сравнения, выход второго блока сравнения соединен с шестым входом второго блока разрешения записи, первый выход которого соединен с пятым входом блока памяти и с пятым входом первого блока коммутации, третич вход блока кодирования соединен с вторым выходом второго блока разрешения записи, а второй выход аналого-цифрового преобразователя подключен к второму входу второго блока коммутации.!

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

» 657653, кл. Н 04 L 25/49, 1977.

2. Авторское свидетельство, СССР

N 720816, кл. Н 04,, М 7/18, H 04 L 25/49, 1978 (прототип).

7 944145 ходом аналого-цифрового преобразователя, вход которого соединен с входом блока установки опорного уровня, выход которого соединен с вторым входом формирователя интервалов времени с четвертым входом блока памяти и входом формирователя кода синхронизации, выход которого соединен с первым входом блока кодирования, второй . вход которого соединен с первым 10 выходом блока выбора передаваемого символа, вход которого соединен с . выходом первого блокл сравнения, причем второй выход первого регистра соединен с первым входом второго бло- 1s ка сравнения, второй вход которого соединен с вторым выходом третьего регистра и с первым входом третьего блока сравнения, второй вход которого соединен с вторым выходом второ- 20 го регистра, выход второго блока сравнения соединен с первым входом первого блока разрешения записи, второй вход которого соединен с третьим выходом трет ье го ре ги стра, второй вы- г5 ход блок выбора передаваемого символа соединен с вторым входом блока управления памятью, а выход блока кодирования подключен к третьему входу первого блока коммутации, о т л и ч а ю щ е е с я тем, что, с целью увеличения сжатия, введены блрк деления, второй блок разрешения записи, четвертый блок сравнения, блок памяти кода блок управления памятbe младших разрядов, суммирующий регистр, элемент задержки и второй блок коммутации, первый выход которого соединен с четвертым входом первого блока коммутации и с входом эле- мента задержки, выход которого соединен с первым входом суммирующего регистра, второй вход которого соединен с вторым выходом второго блока коммутации, первый вход которого соединен с вторым выходом формирователя интервалов времени, первый выход которого соединен с первым входом второго блока разрешения записи, с первым входом блока памяти кода, с