Система передачи и приема дискретной информации

Система передачи и приема дискретной информации

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Х АВТОРСХОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистические республик

<е944146

{61) Дополнительное к авт. сеид-ву (22) Заявлено 28.03.80 (2) ) 2900208/18-09 (Ы}М. Кл. с присоединением заявки МН 04 Ь 27/00

Н 04 Ь 7/10

3Юеударатееяяцй кеиятет ьССр ае делам яэееретеякй и еткриткй (23) Приоритет

Опубликовано 15.07.82. Бюллетень № 26 (53} УДК 621.394. .4 (088.8) Дата опубликования описания 15.07.82 (.72) Авторы изобретения

К. И. Пирогов, Ф. Г. Киндиренко, В. ff Ян"-" ф н В. А. Семейко

Топо (7I ) Заявитель (54) СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ

ИНФОРМАЦИИ

Изобретение относится к технике элек;тросвязи и может использоваться при разработке аппаратуры передачи данных ревпьного масштаба времени.

Известна система передачи и приема дискретной информации, содержащая на

5 передающей стороне блок формирования сигнапов управпения, первый и второй выходы которого подкпючены соответственно к входам блока фазирования н бпока управления, BblxoA которого соединен с первыми входами кодера и бпока формирования структуры кодогрвммы, второй и третий входы которого соединены соответственно с третьим выходом блока фор- мировання снгнапов управпения и выходом кодера, к второму входу которого подключен четвертый выход бпока формирования снгнапов управпения, пятый выход которого подключен к первому входу zo коммутатора, второй и третий входы которого соединены соответственно с выходами бпока фазнрования и бпокв формирования структуры кодограммы, а нв при2 емной стороне — дешифратор, бпок формирования снгнапов обмена, к первому входу которого подключен первый выход

h формирователя сигнапов управления, второй и третий выходы которого соединены соответственно с первыми входами декодера, н блока выделения информации, второй вход которого соединен со вторым входом декодера и входом анапизатора, выход которого подключен к входу формироватепя сигнанов управления, причем выход декодера соединен со вторым входом бпока формирования сигнапов обмена 1).

Однако известная система имеет низкую скорость передачи.

Ilem изобретения - повышение скорос- . ти передачи.

Поставпеннвя цель достигается тем, что в системе передачи и приема дискретной информации, содержащей на передающей стороне бпок формирования сигналов управпения, первый и второй выходы Ro

3 944 ния сигналов обмена, к первому входу которого подключен первый выход формирователя сигналов управления, второй и третий выходы которого соединены соответственно с первыми входами декодера, и блока выделения информации, второй вход которого соединен со вторым входом декодера и входом анализатора, вы-. ход которого подключен к входу формирователя сигналов управления, причем выход декодера соединен со вторым входом блока формирования сигналов обмена, на передающей стороне введены приемник сигналов обратной связи и последовательно соединенные дешифратор и датчик эталонных сигналов, выход которого подключен к четвертому входу блока формирования структуры кодограммы, а выход приемника сигналов обратной связи подключен к первому дополнительному входу блока управления, второй дополнительный вход которого соединен со входом дешифратора, второй выход которогоподключен к входу блока формирования сигналов-управления, на приемной стороне введены передатчик сигналов обратной связи, решающий блок, датчик импульсов, блок тактовой синхронизации, блок цикловой синХронизации, эталонный датчик, блок сравнения, счетчики, вычислительные бло» ки, блок выделения искаженных кодограмм, формирователь длите пьности кодограмм, элемент ИЛИ и перекпючаюший блок, выходы которого соединены с третьим входом блока формирования сигналов обмена, входом анализатора, входами блоков тактовой. и циклоиой синхронизации и первым входом блок% сравнения, второй вход которого соединен с выходом блока тактовой синхронизации и первым входом эталонного датчика, второй вход и выход которого соединены соответственно с выторого подкшочены соответственно к вхоI дам блока фазирования и блока управления, выход которого соединен с первыми входами кодера и блока формирования структуры кодограммы, второй и третий входы которого соединены соответственно с третьим выходом блоке формирования сигналов управления и выходом кодера, к второму входу которого подключен четвертый выход блока формирования сигналов управления, пятый выход которого подкдючен к первому входу коммутатора, второй и третий входы которого соединены соответственно с выходами блоке фазирования и блока формирования структуры кодограммы, а на приемной стороне — дешифратор, блок формирова146 4 ходом блока цикповой синхронизации и третьим входом блока сравнения, выход которого подключен к первому входу блока выделения искаженных кодограмм и BxoAy первого счетчика, выход которого соединен с первым входом первого вычислительного блока, к второму входу которого подключен выход второго счетчика, вход которого соединен с выходом блока

1О тактовой синхронизации, первым входом формирователя длительности кодограмм и входом датчика импульсов, выходы которого подключены к первому входу решаюшего блока, первому входу второго вычис1> лительного блока и второму входу первого вычислительного блока, выход которого соединен со вторым входом решаюшего блока, третий вход и выход которого соединены соответственно с выходом второго вычислительного блока и входом передатчика сигналов обратной связи, к соответствующему входу которого подключен третий выход формирователя сигналов управления, лри этом выход дешифратора соединен со входом переключаюшего блока и вторым входом формирователя длительности кодограмм, выход которого подкшочен к входу третьего счетчика и к второму входу блока выделения

ЭО искаженных кодограмм, выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом декодера и входом четвертого счетчика, выход которого подкшочен к второму входу второго вычислительного блока, третий вход которого соединен с выходом третьего счетчика.

На фиг. 1 представлена структурная электрическая схема передаюшей сторо40 ны предложенной системы передачи и приема дискретной информации; на фиг, 2то же, приемной стороны.

Система передачи и приема дискретной информации состоит из передаюшей стороны (фиг. 1), которая содержит дешифратор 1, блок 2 формирования сигналов управления, блок Э фазирования, блок 4 управления, кодер 5, блок 6 формирования структуры кодограммы, коммутатор 7, датчик 8 эталонных сигналов и приемник 9 сигналов обратной связи, и из приемной стороны (фиг, 2), которая содержит дешифратор 10, переключаюший блок 11, декодер 12, анализатор 13, 55 блок 14 выделения информации, блок 15 формировании сигналов обмена, формирователь 16 сигналов управления, блок 17 анализа эталонных сигналов, состояший

9441

5 из блока 18 тактовой синхронизации, блока 1 9 цикповой синхронизации, эталонного датчика 20 и блока 21 сравнения, блок 22 оценки достоверности при. нимаемых символов, состоящий из первого и второго счетчиков 23 и 24 соответственно и первого вычислительного блока

25, датчик 26 импульсов, решающий блок 27, блок 28 оценки достоверности принимаемых кодограмм, состоящий из 10 блока 29 выделения искаженных кодограмм, формирователя 30 длит мтьности кодограмм, элемента ИЛИ 31, третьего и четвертого счетчиков 32 и 33, ссютветственно и второго вычислительного !% блока 34, передатчик 35 сигналов об» ратной связи.

Система работает следующим образрм.

На дешифратор 1 из оконечного оборудования данных (ООБ) (на чертеже пока- щ зан) поступают служебные признаки, под действием которых дешифратор 1 устанавливает режим передачи эталонных сигналов или режим передачи рабочей информации, а также устанавливает выбранную у

ООД длину кодограммы.

Если от OOLL поступает признак рабочая информация", то появляется сигнал на втором выходв дешифратора 1, под действием которого блок 2 формирования сигналов управления включает блок 3 фазирования, который передает с определенным циклом фазовую комбинацию. Одновременно со второго выхода блока 2 формирования сигналов управления через блок

4 управления на кодер 5 и блок 6 формирования структуры кодограммы подается сигнал определяющий длину кодограммы. После этого в блок 4 управления вводом данных поступает рабочая инфор-. мация из OOll, которая затем поступает в кодер 5, где на основании информации формируется проверочная группа с целью помехоустойчивой передачи, а также в блок 6 формирования структуры кодограм; мы. В блоке 6 формирования структуры кодограммы иэ служебных признаков, поступающих из блока 2 формирования сигналов управления, информации, поступающей из блока 4 управления вводом дан50 ных, и проверочной группы — из кодера

5, формируется кодограмма определенной структуры, содержащая служебные признаки "рабочая информация и "длина кодограммы", собственно информацию и про55 верочную группу помехоустойчивого кода. Кодограмма поступает в коммутатор .

7, который под действием сигнала со второго выхода дешифратора 1, подаваемого

46 6 на второй вход коммутатора 7 через блок

2 формирования сигналов управления, выдает по соответствующему выходу в канал связи фазовую комбинацию HTIH рабочие информационные кодограммы (кодовые комбинации). Поток донесений в системах передачи радиолокационной информации является нестационарным, поэтому между донесениями, т.е. рабочими кодограммами могут быть паузы с различной длительностью. В предложенной системе эти паузы используются для передачи эталонных сигналов, с помощью которых осуществляется оценка параметров канала передачи данных. Имея информацию о состоянии канала и зная зависимость между показателями эффективности системы и параметрами канала связи, в данной системе решается задача оптимизации, с целью максимизации относительной ско-! рости передачи при одновременном выполнении ограничений, заданных на другие параметры системы.

При появлении пауз в передаваемой рабочей информации на дешифратор 1 иэ

OOQ. поступает служебный признак эталонная информация . Под действием сигнала на втором выходе дешифратора 1, блок 2 формирования сигналов управления включает блок 3 фазирования, который передает с определенным периодом комбинацию цикпового фазирования. Одновременно со второго выхода блока 2 формирования сигналов управления через блок

4 управления на блок 6 формирования структуры кодограммы поступает сигнал, определяющий длину кодограммы. Затем под действием управляющего сигнала с выхода дешифратора 1 включается датчик

8 эталонных сигналов.,йатчик 8 выраба» тывает псевдослучайную двоичную последовательность известной структуры. Информация с датчика 8 поступает на вход блока 6 формирования структуры кодо граммы. Одновременно в блоке 6 из служебных признаков, поступающих от блока

2 формирования сигналов управления и блока 4 управления, а также информации, поступающей из датчика 8, формируется кодограмма, содержащая служебные при- знаки эталонная информация и длина кодограммы и собственно эталонную информацию. Сформированная кодограмма поступает в коммутатор 7, который выдает на выход фазовую комбинацию и кодограммы с этацонной информацией.

На приемной стороне. принятая иэ прямого канала связи информация поступает на дешифратор 10, который определяет

7 9441 принадлежность кодограмж рабочей ипи эталонной информации и фиксирует длину кодограммы.

Если кодограмма принадлежит "рабочей информации", то она с выхода дешиф.ратора 10 через переключающий блок 11 поступает на декодер 12 и анализатор

13, где происходит декодирование информации которые работают по известным принципам. Кодограмма из канапа связи 10 через переключающий блок 11 поступает также на блок 14, работы которого как и работа блока 15 формирования сигналов обмена, управляется формироватепем

16 сигналов управления. Блок .14 на со- 15 ответствующем выходе выдает потребите» лю только информационную часть кодограммы, при этом в зависимости .от резупьтатов работы декодера 12 бпок 15 формирования сигнапов обмена сопровож- щ дает выдаваемую информацию признаков верно ипи неверно.

Если кодограмма принадпежит "эталонной информации" то она с выхода дешифратора 10 поступает через перекпючаю- 25 ший блок 11 в бпок 17 анапиза этапонных сигналов на входы блока 18 тактовой синхронизации и бпока 19 цикловой синхронизации. Бпок 18 обеспечивает синхронную работу эталонного датчика 30

20 и датчика 8 эталонных сигналов. Блок

1 9 цикловой синхронизации обеспечивает синфазную работу эталонного датчика 20 на приемной стороне (фиг. 2) и датчика

8 на передаюшей стороне (фиг. 1).

С момента достижения синфазности по циклу между датчиком 20 на приемной стороне и датчиком 8 на передающей стороне в бпок сравнения 21., подаются две одинаковые по структуре и согпасованные 40 по времени поспедовательности, которые сравниваются поразрядно.

Если под действием помех в прямом канале связи значения эпементов эталон-. ного сигнала на входе блока 17 анапиза этапонных сигналов изменяются, то на выходе бпока 21 сравнения выдаются сигналы ошибок, сопровождаемые тактовыми импупьсами с выхода блока 18 тактовой синхронизации„Сигналы ошибок и тактовые импульсы поступают в блок 22 оценки достоверности принимаемых символов соответственно на первый счетчик 23 и второй счетчик 24. Выходы обоих счетчиков 23 и 24 подключены к первому вы55 чиспительному блоку 25, который осуществляет оценку вероятности искажения двоичных симвопов путем депения копичества искажецпых симвопов, попученных

46 8 в первом счетчике 23, на копичество принятых симвопов, попученных во втором счетчике 24, Оценка вероятности искажения двоичных символов Ро осуществляется в течение доверительного времени, задаваемого датчиком 26 импупьсов.,йатчик 26 выполнен в вице делителя импульсов, на вход которого поступают сигналы тактовой частоты с выхода блока 18 тактовой синхронизации. Одновременно сигналы ошибок и тактовые имлуньсы поступают в бпок 28 оценки достоверности приниьФемых кодограмм соответственно на блок 29 выдепения искаженных кодограмм и формироватепь 30 дпитепьности кодограмм, который выполнен в виде делителя частоты с управляемым коэффициентом счета. Формироватепь 30 в соответствии с информацией, содержащейся в служебном признаке "длина кодограммы", вырабатываемом дешифратором 10, формирует на своем выходе сигналы, период следования которых равен длительности принимаемых из канала связи кодограмм.

Блок 29 осуществляет выделение искаженных кодограмм с эталонной информацией, т.е. кодограмм, содержащих хотя бы один искаженный символ.

Если в течение длитепьности периода очередной кодограммы на блок 29 выделения искаженных кодограмм поступит с выхода блока 21 сравнения хотя бы одна ошибка, то блок 29 в конце длительности периода кодограммы выдает сигнал, который через элемент ИЛИ 31 поступает на четвертый счетчик 33. Общее количество принятых кодограмм фиксируется третьим счетчиком 32.

Второй вычислитепьный бпок,34 осушествляет вычисление вероятности искажения кодограмм Р(Ъ 1, И ), т.е. вероятности появления одного или более искаженных двоичных символов в кодограмме дпиной и симвопов, путем депения копичества искаженных кодограмм, попучен— ных в четвертом счетчике 33, на общее количество кодограмм, полученных в третьем счетчике 32.

Оценка вероятности искажения кодограмм, так же, как и вероятности искажения символов, осуществляется в течение доверитепьного времени, задаваемого датчиком 26 импупьсов, Отличие состоит в том, что вероятность искажения кодограммы Р (Ъ 1, И ) оценивается как при передаче рабочей информации, так и при передаче эталонных сигналов. При декодировании рабочей информации в случае, если декодер

944146

12 обнаруживает наличие ошибок в кодограмме, сигнал с выхода декодера 12 через элемент ИЛИ 31 фиксируется четвертым счетчиком ЗЗ искаженных кодограмм. 5

Результаты численных оценок вероятности искажения символов с выхода первого вычислительного блока 25 блока

22 оценки достоверности принимаемых символов и вероятности искажения кодограмм с выхода второго вычислительного блока 34 блока 28 оценки достоверности принимаемых кодограмм поступает на решающий блок 27. Решающий блок 27 осуществляет усреднение значений Ро и 35

P(> 1, И ) в течение доверительного времени, определяемого датчиком 26 импульсов статистического сброса, а также производит вычисление показателя группирования ошибок ° Вычисление значения с 20 решающим блоком 27 основано на известном соотношении между вероятностью искажения кодограмм Р(> 1, И), вероятностью искажения двоичного символа Ро и длиной кодограммы И. 25

Таким образом, в конце текущего доверительного интервала измерения в решающем блоке 27 имеется интегральная оценка параметров канала передачи данных. Решающий блок 27 вводит в пере- Зо датчик 35 сигналов обратной связи информацию о состоянии канала связи. Передатчик 35 формирует кодограмму, содержащую информацию о вероятности искажения символов Ро, вероятности иска35 жения кодограмм Р(> 1, и }, показателе группования ошибок g и длине кодограммы й, которая в конце каждого цикла измерения поступает на выход для передачи по каналу обратной связи.

Кодограмма, содержащая информацию о состоянии канала передачи данных, поступает в приемник 9 сигналов обратной связи, который производит декодирование кодограммы и выдает через блок 4 уп- 4

45 равления результаты оценок параметров

:канала передачи данных на, OOQ„ которое в соответствии с полученными оценками состояния рабочего канала связи устанавливает параметры кодограммы, в том

50 числе ее длину такими, чтобы обеспечить максимальную относительную скорость передачи при одновременном выполнении ограничений, заданных на другие параметры системы.

Эффективность предложенной системы заключается в повышении пропускной способности при ее использовании на каналах связи с изменяющейся во время вероятностью ошибок и переменным группи» рованием ошибок.

Формула изобретения

Система передачи и приема дискретной информации, содержащая на передающей стороне блок формирования сигналов управления, первый и второй выходы которого подключены соответственно ко входам блока фазирования и блока управления, выход которого соединен с первыми входами кодера и блока формирования структуры кодограммы, второй и третий входы которого соединены соответственно с третьим выходом блока формирования сигналов управления и выходом кодера, ко второму входу которого подключен четвертый выход блока формирования сигналов управления, пятый выход которого подключен к первому входу коммутатора, второй и третий входы которого соединены соответственно с выходами блока фазирования и блока формирования структуры кодограммы, а на приемной сторонедешифратор, блок формирования сигналов обмена, к первому входу которого подключен первый выход формирователя сигналов управления, второй и третий выходы которого соединены соответственно с первыми входами декодера и блока выделения информации, второй вход которого соединен со вторым входом декодера и входом анализатора, выход которого подключен ко входу формирователя сигналов управления, причем выход декодера соединен со вторым входом блока формирования сигналов обмена, о т л и ч аю щ а я с я тем, что, с цепью повышения скорости передачи, на передающей стороне введены приемник сигналов обратной связи и последовательно соединенные дешифратор и датчик эталонных сигналов, выход которого подключен к четвертому входу блока формирования структуры кодограммы, а выход приемника сигналов обратной связи подключен к первому дополнительному входу блока управления, второй дополнительный вход которого соединен со входом дешифратора, второй выход которого подключен ко входу блока формирования сигналов уп« равления, на приемной стороне введены передатчик сигналов обратной связи, решающий блок, датчик импульсов, блок тактовой синхронизации, блок цикловой синхронизации, эталонный датчик блок сравнения, счетчики, вичислительные бло11 9441 ки, блок выделения искаженных кодо— грамм, формирователь длитепьности . кодограмм, элемент ИЛИ и переключающий блок, выходы которого соединены с третьим входом блока формирования сигналов обмена, входом анализатора, входа— ми блоков тактовой и цикповой синхронизации и первым входом блока сравнения, второй вход которого соединен с выходом блока тактовой синхронизации и пер- ie вым входом эталонного датчика, второй вход и выход которого соединены соответственно с выходом блока цикловой синхронизации и третьим входом блока сравнения, выход которого цодкпючен к 15 первому входу блока выдепения искаженных кодограмм и входу первого счетчика, выход которого соединен с первым входом первого вычислительного блока, ко второму Входу KoTopoFo подкпючен выход второго счетчика, вход которого соединен с выходом блока тактовой синхронизации, первым входом формирователя днитепьности кодограмм и входом датчика импульсов, выходы которого подкпючены к первому входу решающего блока, первому входу второго вычиспитепьного блока и второму входу первого вычислительного

48 l2 блока, выход которого соединен со вторым входом решающего блока, третий вход и выход которого соединены соответственно с выходом второго вычислительного бпока и входом передатчика сигнапов обратной связи, к соответствующему входу которого подключен третий выход формирования сигналов управпения, при этом выход дешифратора соединен со входом переключающего блока и вторым входом формирователя длитепьности кодограмм, выход которого подключен ко входу третьего счетчика и ко второму входу блока выделения искаженных кодограмм, выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с вы° ходом декодера и входом четвертого счетчика, выход которого нодкпючен ко второму входу второго вычислитепьного бпока, третий вход которого соединен с выходом третьего счетчика.

f !

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

N 634475, кл. Н 04 4 27100, Н 04 4 7/10, 1977 (прототип).

944146

Составитель E. Голуб

Редактор Н. Воловик ТехредМ.Гергель Корректор М. немчик

3аказ 5158/77 Тираж 688 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4