Выходной узел тестера для контроля электронных блоков

Выходной узел тестера для контроля электронных блоков

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

»»945830

Союз Соеетскик

Социалистическик

Республик (61) Дополнительное к авт. свид-ву (22)ЗаЯ»«0 22.09.80 (21) 2981700/18-21 (51) М. Кл.

G 01 Я 31/28 с присоединением заявки .% тееудаРстеапа» комитет ссер ве делам язебретеннк я отерытя» (23) Приоритет

Опубликовано 23 07. 82. Бюллетень № 27

Дата опубликования описания 23 . 07, 82 (53) УДК 681.322 (088.8) (72) Авторы изобретения

В.Н.Александров, Л.А.Богородицкий, Л.В.Духовской, А.Е.Петухов, Л.М.Попель и О.Н.Шаромет, (71) Заявитель (54) ВЫХОДНОЙ УЗЕЛ ТЕСТЕРА ДЛЯ КОНТРОЛЯ ЭЛЕКТРОННЫХ

БЛОКОВ

Изобретение относится к контрольно-измерительной технике и может быть использовано при контроле электронных блоков.

Известно устройство для контроля электронных схем, содержащее блок управления, коммутатор, аналоговые элементы памяти, элементы коммутации, цифроаналоговый преобразователь, формирователь входных сигналов (1).

Недостатком этого устройства является низкая достоверность контроля из-за отсутствия предварительной калибровки входных уровней, используемых для контроля электронного блока.

Наиболее близким к изобретению техническим решением является устройство для тестового контроля цифровых узлов цифровой вычислительной 2о машины, содержащее блок управления, включающий регистр управления и регистр теста, цифроаналоговый преоб" разователь, включающий блок опорных

2 напряжений, дешифратор и переключатель, компаратор (2 j.

Недостатком известного устройства является низкое быстродействие, обусловленное тем, что калибровка входных напряжений происходит каждый раз при подаче нового контролируемого теста, при этом требуются значительные затраты времени на срабатывание цепи обратной связи формирователя для установления входного сигнала.

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в выходной узел тестера для контроля электронных блоков, содержащий блок памяти, блок управления, соединенный первым выходом через первый цифроаналоговый преобразователь с первым входом компаратора, введены второй цифроаналоговый преобразователь, масштабирующий преобразователь по числу выводов электронного блока, коммутатор, первый и второй

3 9458 аналоговые элементы памяти, формиро-" ватель входных сигналов, первый и второй элементы коммутации, причем первый вход коммутатора соединен через второй цифроаналоговый преобра" зователь и блок памяти с вторым выходом блока управления, второй вход с третьим выходом блока управления, первым и вторым выходами соответственно через первый и второй элемен- 1о ты аналоговой памяти - с первым и вторым входами формирователя входных сигналов, третий вход которого соединен с четвертым выходом блока управления, выход — с входом первого элемента коммутации, соединенного вторым входом с пятым выходом блока управления, выходом — с входом контролируемого электронного блока и ïåðвым входом второго элемента коммутации, второй вход которого соединен с шестым выходом блока управления, выход через масштабирующий преобразователь с входом блока управления.

На чертеже приведена блок-схема выходного узла.

Выходной узел содержит блок 1 фор.мирования входных сигналов, формирователь 2 входных сигналов, первый элемент 3 коммутации, контролируемый электронный блок 4, первый 5 и вто30 рой 6 аналоговые элементы памяти, второй элемент 7 коммутации, коммутатор 8, второй цифроаналоговый преобразователь 9, блок 1О управления, масштабирующий преобразователь з

11, компаратор 12, первый цифроаналоговый преобразователь 13 и блок 14 " памяти.

Выходной узел тестера для контроля электронных блоков содержит блок управления, соединенный первым выходом с первым входом формирователя уровней, вторым выходом с входом первого цифроаналогового преобразователя, соединенного выходом с первым входом компаратора.

Устройство работает в режимах калибровки и формирования сигналов.

В режиме калибровки, например высокого уровня, блок 10 управления включает формирователь 2 соответствующего блока 1 формирования сигналов в режим формирования на выводе контролируемого бгюка 4 сигнала высокого уровня, Одновременно блок управления замыкает элементы 3 и 7 на входе и соответственно на выходе цифроаналогового преобразователя 13

30 4 устанавливает сигнал, соответствующий эталонному сигналу высокого, уровня и, управляя коммутатором 8, обеспечивает прохождение сигнала от преобразователя 9 через элемент памяти

5 на вход формирователя 2.

Компаратор 12 сравнивает уровень сигнала на выводе контролируемого блока 4, приведенный с помощью преобразователя 11 к масштабу преобразователя 13 с эталонным сигналом и выдает результат сравнения в блок 1О управления, который включает блок

14 памяти в режим записи по установленному адресу, соответствующему данному выводу блока 4, состояния компаратора 12. Информация на выходе блока 14 памяти преобразуется в аналоговый сигнал, который через коммутатор 8 поступает на вход соответствующего аналогового элемента 5 памяти и далее поступает на вход высокого уровуровня формирователя 2, с выхода которого через элемент 3 коммутации поступает на вывод контролируемого блока 4.

С вывода блока 4 через элемент 7 и преобразователь 11 фактический уровень сигнала поступает на вход компаратора 12, где сравнивается с эталонным уровнем сигнала, поступающим с выхода преобразователя 13.

Информация по установленному адресу в блоке 14 памяти с помощью компаратора 12 и блока 10 управления изменяется до тех пор, пока компаратор

12 не зафиксирует равенство фактического уровня сигнала на контролируемом выводе его эталонному значению.

В режиме калибровки (сигнал низкого уровня) устройство работает аналогично. flo окончании калибровки в соответствующих ячейках блока !

4 памяти записаны цифровые эквиваленты эталонных уровней сигналов с учетом погрешностей цифроаналогового преобразователя 9, аналоговых элементов 5 памяти, формирователей

2 и элемента коммутации 3.

Проведение калибровки обеспечи- вает автоматическую компенсацию погрешностей, обусловленных временным и температурным дрейфом параметров преобразователя 9, элементов 5 и 6, формирователя 2 и элемента 3 за счет того, что входные уровни на блок 4 устанавливаются с учетом этих погрешностей.

5 94

В режиме формирования входных сигналов цифровая информация о величине входного уровня данного вывода по сигналу с блока 10 переписывается из соответствующей ячейки памяти блока 14 через преобразователь 9 и коммутатор 8 в элемент 5 аналоговой памяти, хранящий значение высокого уровня напряжения, и элемент 6 аналоговой памяти, хранящий значение низкого уровня напряжения по данному выводу блока 4.

По сигналу с блока 10, поступающему на вход. формирователя 2 и определяющему, какой логический уровень необходимо сформировать на данном выводе, в данном тесте формирователь

2 пропускает на вход блока 4 уровень логического нуля с элемента 6 или уровень логической единицы с элемента 5.

Таким образом, введение преобразователей, а также соответствующее выполнение блока формирования уровней позволяет производить калибровку однократно перед режимом контроля и формирования входных сигналов, а не при каждой очередной смене .контролирующего теста, как в известном устройстве, что повышает быстродействие усуройства.

Формула изобретения

Выходной узел тестера для контроля электронных блоков, содержащий блок памяти, 5лок управления, соединенный первым выходом через первый цифроаналоговый преобразователь с

5830 6 первым входом компаратора, о т л ич а ю шийся тем, что,с целью повышения быстродействия узла в него введены второй цифроаналоговый преобразователь, масштабирующий преобразователь по числу выводов электронного блока, коммутатор,первый и второй аналоговый элементы . памяти, формирователь входных сигнаt0 лов, первый и второй элементы коммутации, причем первый вход коммут гора соединен через второй цифроаналоговый преобразователь и блок памяти с вторым выходом блока управлеtS ния, второй вход - с третьим выходом блока управления, первым и BTopb!M выходами соответственно через первый и второй аналоговые элементы памятис первым и вторым входами формироварв теля входных сигналов, третий вход которого соединен с четвертым выходом блока управления, выход - с входом первого элемента коммутации, соединенного вторым входом с пятым выхо25 дом блока управления, выход — с входом контролируемого эталонного блока и первым входом второго элемента коммутации, второй вход которого соединен с шестым выходом блока уп3О равления, выход через масштабирующий преобразователь - с входом блока управления.!

Источники информации, принятые во внимание при экспертизе

1.Патент США и 3622876, кл. 324-73, 1971.

2. Авторское свидетельство СССР

М 618742, кл. G 06 F 11/04 1978 (прототип).