Устройство для сжатия полосы частот телевизионного сигнала

Устройство для сжатия полосы частот телевизионного сигнала

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союэ Советских

Социалистических

Республик (iii 946009 (6l) Дополнительное к авт. свил-ву— (22)Заявлено 19.02.81 (2I) 3251355/18-09 с присоединением заявки М (23) Приоритет (5t )N. Кл.

Н 04 М 7/12

3Ъоударстееииый комитет

СССР ло делам изобретеиий и открытий

Опубликовано. 23 ° 07 82 ° бюллетень Юв 27

Дата опубликования описания 25 07.82 (53) УДК 621. .397(088.8) Н. В. Балясников, А. Б. Патренков, А. и П.А. Сависько (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ПОЛОСЫ ЧАСТОТ

ТЕЛЕВИЗИОННОГО СИГНАЛА

Изобретение относится к телевизионной технике и может быть использовано для передачи по узкополосным каналам связи статических и медленно изменяющихся изображений.

Известно устройство для сжатия полосы частот телевизионного сигнала, содержащее последовательно соединенные ключ и аналого-цифровой преобра. зователь, первый и второй и-разрядные блоки памяти, и синхроселектор, причем вход синхросилектора соединен с входом ключа и является входом телевизионного сигнала j1 ).

Недостатками данного устройства являются фиксированная полоса частот выходного сигнала, не позволяющая подключать устройство к каналам связи с различной полосой, а также ограниченный диапазон сжимаемых частот. щ

Цель изобретения — расширение диапазона сжимаемых частот.

Поставленная цепь достигается тем, что в устройство для сжатия полосы частот телевизионного сигнала, содержащее последова тель но соеди не нные ключ и аналого-цифровой преобразователь, первый и второй и-разрядные блоки памяти, и синхроселектор, причем вход синхроселектора соединен с входом ключа и является входом телевизионного сигнала, введены последовательно соединенные генератор сдвига, первый делитель на и и адресный блок, последовательно соединенные кодер и второй делитель на и, а также генератор импульсов квантования, при этом первый и второй входы синхроселектора подключены соответственно к второму и третьему входам адресного блока, четвертый вход которого соединен с, выходом генератора импульсов квантования и управляющим входом аналогоцифрового преобразователя, пятый вход адресного блока соединен с выходом второго делителя на и, а выход адресного блока подключен к управляющему входу клоча, выходы аналого-цифз 94600 рового преобразователя подключены к соответствующим входам кодера, первый выход которого подключен к первому входу второго блока памяти, второй выход кодера подключен к второму входу второго блока памяти и входу второго делителя íà и, выход генератора сдвига подключен к первому входу первого блока памяти, а выход первого делителя на п подключен к второму to входу первого блока памяти.

При этом адресный блок содержит первый и второй счетчики строк, выходы которых подключены к соответствующим входам первого элемента совпа- 45 дения., первый и второй счетчики, выходы которых подключены к соответствующим входам второго элемента совпадения, последовательно соединенные триггер поля, первый элемент И и управляющий триггер, второй, третий, четвертый и пятый элементы И и триггер поиска, причем счетный вход первого счетчика строк соединен с установочным входом первого счетчика, с пер- 5 выми входами второго и пятого элемента И и является вторым входом адресного блока, установочный, вход первого счетчика строк соединен с первым входом третьего элемента И, с входом триггера поля и является третьим входом адресного блока, счетный вход первого счетчика соединен с первым входом четвертого элемента И и является четвертым входом адресного блока, вы35 ходы первого и второго элемента совпадения подключены соответственно к второму и третьему входам первого элемента И, четвертый вход которого соединен с выходом триггера поиска, пер4О вый вход триггера поиска является первым входом адресного блока, а второй вход триггера поиска соединен с выходом первого элемента И, второй вход управляющего триггера является пятым входом адресного блока, а выход

41 управляющего триггера соединен с вторыми входами второго, третьего, четвертого и пятого элементов И и является выходом адресного блока.

На фиг. 1 представлена структурная 50 схема устройства для сжатия полосы частот телевизионного сигнала; на фиг. 2 - функциональная схема адресного блока.

Устройство для сжатия полосы частот телевизионного сигнала содержит синхроселектор 1, первый блок 2 памяти, ключ З,аналого-цифровой преоб9 4 разователь (АЦП) 4, второй блок 5 памяти, кодер 6, генератор 7 импульсов квантования, генератор 8 сдвига, первый делитель на и 9, второй делитель на и l0 и адресный блок 1 1, причем адресный блок включает в себя первый

12 и второй 13 счетчики строк, первый элемент 14 совпадения, третий 15 и второй 16 элементы И, первый 17 и второй 18 счетчики, второй элемент

19 совпадения, пятый 20 и четвертый

21 элементы И, триггер 22 поля, триггер 23 поиска, управляющий триггер

24 и первый элемент И 25.

Устройство для сжатия полосы частот телевизионного сигнала работает следующим образом.

Телевизионный сигнал поступает от источника на ключ 3 и синхроселектор

1. После ключа аналоговый видеосигнал преобразуется АЦП 4 в цифровую форму и поступает на кодер 6. Генератор 7 импульсов квантования служит для управления временным квантованием сигнала в АЦП 4, Кодер 6 кодирует видеосигнал по одному из известных алгоритмов статистического сжатия. Закодированный сигнал с первого выхода кодера 6 поступает на первый вход второго блока 5 памяти последовательным кодом, а на второй .вход второго блока 5 памяти поступают импульсы сдвига, формируемые кодером 6. После и импульсов сдвига и-разрядный второй блок 5 памяти оказывается заполненным,и второй делитель на и 10 формирует импульс останова, поступающий на адресный блок 11. По этому импульсу адресный блок закрывает ключ 3 и производит запоминание координат места остановки (номер строки и номер элемента разложения на строке). Импульсы генератора 8 сдвига информацию из первого блока 2 памяти списывают последовательным кодом на выход устройства. После очистки первого блока памяти,т.е. после и тактов сдвига, первый делитель на и переводит первый блок памяти в режиме записи и очередная порция информации из второго блока 5 памяти переписывается в первый блок 2 памяти.

Время переписки информации существенно меньше периода следования импульсов сдвига и следовательно информация поступает на выход устройства непрерывно. Импульс пуска первого с делителя на и 9 поступает так же на адресный блок 11, где начинается срав9460

40 нение текущих координат считываемого элемента изображения с координатами места останова. При совпадении координат адресный блок 11 открывает ключ 3 и кодирование видеосигнала

5 продолжается с того элемента иэображения, на котором закончилось в предыдущем цикле. Такая организация работы позволяет не фиксировать заранее время открывания ключа 3, что дает воз- 1о можность изменять скорость выдачи информации, а также применять методы статистического кодирования. Второй вход устройства служит для запирания генератора 8 и, тем самым, для пре- 15 кращения выдачи информации. В устройстве отсутствуют цепи установки в исходное состояние, так как устройство работает циклически.

Адресный блок работает следующим 0 образом.

В исходном состоянии триггер 23 поиска находится в нулевом состоянии, управляющий триггер 24 — в единичном, следовательно на вторых входах элементов И 15, 16, 20, 21 действуют разрешающие потенциалы. Счетчики строк 12 и 13 производят подсчет строчных синхроимпульсов (ССИ), а счетчики элементов подсчитывают им- ЗО пульсы квантования (ИК). Установка в исходное состояние счетчиков строк

12, 13 и счетчиков 17 18 производится соответственно кадровыми синхроимпульсами (КСИ) и ССИ. Таким образом, з счетчики строк 12 и 13 фиксируют информацию о номере кодируемой строки, а счетчики 17 и 18 — о номере кодируемого элемента изображения. Поступающий на пятый вход адресного блока импульс останова опрокидывает триггер 2 в нулевое состояние, элементы

И 15, 16, 20, 21 запираются запрещающим потенциалом с выхода этого триггера и на счетчиках 13 и 18 запоминаются координаты останова. Поступающий через некоторое время на четвертый вход блока адресного блока импульс пуска переводит триггер 23 поиска в единичное состояние, подавая тем самым разрешающий потенциал на один из входов элемента И 25. При совпадении на двух других входах элемента И 25 импульсов сравнения номеров строк первого элемента 14 совпадения и им55 пульса сравнения номеров элементов со второго элемента 8 совпадения, элемент И 25 формирует импульс, который устанавливает триггер поиска и управ09 6 ляющий триггер в исходное состояние.

Элементы И 15, 16, 20, 21 отпираются и счетчики 13, 18 переводятся в режим счета до следующего импульса останова. Триггер поля 22 работает в режиме деления КСИ и служит для того, чтобы элемент И 25 формировал импульс совпадения только на четных или нечетных полях (полукадрах).

Таким образом, предлагаемое устройство дает возможность расширить диапазон сжимаемых частот. Кроме того, оно позволяет подключать устройство к каналам связи с различной полосой и обеспечивает возможность прерывания процесса преобразования телевизионного сигнала.

Формула изобретения

1. Устройство для сжатия полосы частот телевизионного сигнала, содержащее последовательно соединенные ключ и аналого-цифровой преобразователь, первый и второй и-разрядные блоки памяти, и, синхроселектор, причем вход синхроселектора соединен с входом ключа и является входом телевизионного сигнала, о т л и ч а ющ е е с я тем, что, с целью расширения диапазона сжимаемых частот, введены последовательно соединенные генератор сдвига, первый делитель на и и адресный блок, последовательно соединенные кодер и второй делитель на и, а также генератор импульсов квантования, при этом первый и второй входы синхроселектора подключены соответственно к второму и третьему входам адресного блока, четвертый вход которого соединен с выходом генератора импульсов квантования и управляющим входом аналого-цифрового преобразователя, пятый вход адресного блока соединен с выходом второго делителя на и, а выход адресного блока подключен к управляющему входу ключа, выходы аналого-цифрового преобразователя подключены к соответствующим входам кодера, первый выход которого подключен к первому входу второго блока памяти, второй выход кодера подключен к. второму входу второго блока памяти и входу второго делителя на и, выход генератора сдвига подключен к первому входу первого блока памяти, а выход первого делителя на и подключен к второму входу первого блока памя ти.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что адресный блок содержит первый и второй счетчики строк, выходы которых подключены к соответствующим входам перво- 5 го элемента совпадения, первый и второй счетчики., выходы которых подключены к соответствующим входам второго элемента совпадения, последовательно соединенные триггер поля, 10 первый элемент И и управляющий триггер, второй, третий, четвертый и пятый элементы И и триггер поиска, причем счетный вход первого счетчика строк соединен с установочным входом первого счетчика, с первыми входами второго и пятого элемента И и является вторым входом адресного блока, установочный вход первого счетчика строк соединен с первым входом треть- зо его элемента И, с входом триггера поля и является третьим входом адоесного блока, счетный вход первого

09 8 счетчика соединен с первым входом четвертого элемента И и является четвертым входом адресного блока, выходы первого и второго элемента совпадения подключены соответственно к второму и третьему входам первого элемента И, четвертый вход которого соединен с выходом триггера поиска, первый вход триггера поиска является первым входом адресного блока, а второй вход триггера поиска соединен с выходом первого элемента И, второй вход управляющего триггера является пятым входом адресного блока, а выход управляющего триггера соединен с вторыми входами второго, третьего, четвертого и пятого элементов И и является выходом адресного блока.

Источники информации, принятые во внимание при экспертизе

1. Патент США N 3950607, кл. 178-6, 1976 (прототип).

Фиг.1