Устройство для управления переключением скользящего резерва

Устройство для управления переключением скользящего резерва

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик в»947864 (61) Дополнительное к авт. свид-вув 545985 (22) Заявлено 19.1280 (21) 3220809/18-24 с присоединением заявки ¹(23) ПриоритетР М К з

G 06 F 11/20

Н 05 К 10/00

Государстоеииый комитет

СССР оо делаМ иаобретеиий и открытий

Опубликоваио30. 07. 82.Бюллетень ¹ 28

Дата опубликования описаиия300282 (331 УДК6 2-5:

:681.3-19 (088.8) В.С. Савватеев, В.А. Ростов, Т.М. Ники орева и E.Ñ. Горшков

1 (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПЕРЕКЛЮЧЕНИЕМ

СКОЛЬЗЯЩЕГО РЕЗЕРВА

Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматического скользящего резервирования функционально законченных узлов, блоков, элементов радиоэлектронной аппаратуры, трактов и каналов связи различного назначения.

По основному авт. св. Р 545985 известно устройство для управления переключением скользящего резерва, содержащее коммутатор и матрицу элементов И-НЕ с числом столбцов, равным числу основных блоков и с числом строк, равным числу резервных блоков, выходы элементов контроля каждого i-го основного блока через инверторы соединены с первыми входами элементов И-НЕ соответству зщего 1-го столбца матрицы, а выходы элементов контроля каждого j-ro резервного блока соединены со вторыми входами элементов И-НЕ соответствуищей j-й строки матрицы, выход каждого элемента И-НЕ матрицы соединен с соответствующим входом коммутатора и со входами всех элементов И-НЕ -й строки и i-ro столбца матрицы 1 .

Недостатком известного устройства является то, что оно не способно юляличать основные блоки по степени их важности в обеспечении работоспособности системы и производить резервирование блоков в определенной очередности в соответствии с их важностью. В результате надежность работы резервированных систем снижается.

Цель изобретения — повышение надежности работы устройства, в частности за счет обеспечения освобождения одного резервного блока, заместившего наименее приоритетный основной блок.

Поставленная цель достигается тем, что в устройство для управления переключением скользящего резерва введены по числу элементов контроля приоритетных основных блоков элементы задержки, И, ИЛИ и вторые элеО менты И-НЕ, причем выход каждого первого элемента И-НЕ j-го столбца матрицы соединен с входами соответствующего элемента И, последний вход каждого элемента И соединен с выхо25 дом элемента контроля основного блока того же приоритета через соответствующий инвертор, вход каждого элемента ИЛИ соединен с выходом соответствующего элемента И, а дополни30 тельные входы каждого последующего

947864 элемента ИЛИ соединены со всеми входами каждого предыдущего элемента

ИЛИ, выход каждого элемента ИЛИ соединен с первым входом соответствующего второго элемента И-НЕ и с входом соответствующего элемента задерж- 5 ки, выход которого соединен с вторым входом второго элемента И-НЕ, а выход каждого второго элемента И-НЕ соединен с входами первых элементов И-НЕ соответствующего столбца матрицы. IO

Кроме того, элементы задержки выполнены в виде линий задержки с разным временем задержки. Вре>ля задержки определяется длиной линий задержки. 15

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит коммутатор 1, элементы 2-5 контроля основных бло-, ков,элементы 6-8 контроля резервных блоков, инверторы 9, матрицу первых элементов И-НЕ 10 с числом столбцов, равным числу основных блоков, и числом строк, равным числу резервных блоков, элементы И 11, ИЛИ 12 и вторые элементы И-НЕ 13 по числу элементов контроля основных приоритетных блоков, линии 14-16 задержки с различным временем задержки. Выход каждого элемента 2-5 контроля основного блока через соответствующий инвер- тор 9 соединен с входами первых элементов И-HE 10 соответствующего столбца матрицы, а выход каждого элемента 6-8 контроля резервного блока соединен с входами первых элементов

И-HE 10 соответствующей строки матрицы. Выход каждого из первых элементов И-HE 10 матрицы соединен с соответствующим входом коммутатора 1 и с входами всех первых элементов

И-НЕ 10 строки и столбца матрицы, на пересечении которых он включен.

Выход каждого первого элемента И-НЕ

10 j--ro столбца матрицы соединен с входами соответствующего элемента

И 11, последний вход которого соединен с соответствующим инвертором 9.

Вход каждого элемента ИЛИ 12 соединен с выходом соответствующего элемента И 11, а дополнительные входы каждого нижестоящего элемента ИЛИ 12 соединены со всеми входами каждого вышестоящего элемента ИЛИ 12. Выход каждого элемента ИЛИ 12 соединен с первым входом соответствующего вто рого элемента И-НЕ 13 и со входом соответствующей линии 14-16 задержки. Выход каждой линии 14-16 задержки соединен с вторым входом соответствующего второго элемента И-НЕ 13.

Выход каждого второго элемента И-HE

13 соединен с входами первых элементов И-НЕ 10 соответствующегс столбца матрицы. Элементы 2-5 контроля основных блоков контролируют состояние основных блоков; Элементы 6-8

65 контроля резервных блоков контролируют состояние резервных блоков.

Устройство работает следующим образом.

При исправности всех основных и резервных блоков на входах первых элементов И-НЕ 10 матрицы и вторых элементов И-НЕ 13 присутствуют сигналы логической "1". На выходах всех элементов И 11, ИЛИ 12 и линий 14-16 задержки присутствуют сигналы логиче кого "0".

От элементов 6-.8 контроля резервных блоков на входы первых элементов

И-HE 10 матрицы поступают сигналы логической "1" (исправен), От элементов 2-5 контроля основных блоков сигналы исправности "1" инверторами

9 преобразуются в "0" и поступают на входы первых элементов И-HE 10 матрицы и элементов И 11. У каждого из первых элементов И-НЕ 10 матрицы и элементов И 11 в этом случае на всех входах, кроме одного, связанного с инверторами 9, присутствуют сигналы логической "1".

Отказ какого-либо из основных блоков сопровождается появлением на выходе соответствующего элемента 2-5 контроля основного блока сигнала "haaрия" — "0", инвертируемого в "1" и поступающего на входы первых элементов И-НЕ 10 и элемента If 11 соответствующего столбца матрицы. При этом оказывается, что все входы всех первых элементов И-НЕ 10 и элемента

И 11 указанного столбца матрицы имеют потенциалы логической "1", первые элементы И-НЕ 10 матрицы стремятся сработать, по цепи взаимных запретов (выход ка>..:дого .первого элемента II-HE

10 матрицы связан со входами всех первых элементов И-НЕ 10 матрицы, стоящих в одном с ним стобце, и с соответствующим входом элемента И 11) .цопускают возможность срабатывания только одного первого элемента И-НЕ

10 матрицы. Элемент, который срабатывает, определяется случайными параметрами: чувствительностью элементов, помехами в цепях, амплитудами сигналов и т.д.

После срабатывания одного из первых элементов И-НЕ 10 матрицы устанавливается состояние, при котором на его выходе присутствует сигнал логического "0", а на выходах первых элементов И-НЕ 10 матрицы, стоящих сп сработавшим в одной строке и одном столбце — потенциал логической "1".

Кроме того, при срабатывании одного из первых элементов И-НЕ 10 матрицы на входе соответствующего элемента

И 11 появится потенциал логического

"0". Таким образом, на выходе элемента И 11 сформируется короткий импульс длительность которого определяется ,временем срабатывания первого эле947864 мента И-НЕ 10 матрицы. Этот короткий импульс к статическому изменению состояния у тройства не приводит, так как не способен пройти на выход второго элемента И-HE 13 из-за того, что время задержки любой из линий 5

14-16 задержки больше его длительности.

При появлении потенциала логического "0" на выходе первого элемента И-ИЕ 10 матрицы срабатывает ис- 10 полнительное устройство коммутатора 1, переключающее внешние цепи отказавшего основного блока не соответствующий резервный блок. В этом с0стоянии при отказе еще какого-либо из основных блоков происходит автоматическое замещение его резервным, аналогичным образом, за исключением того, что резервный блок, уже работающий вместо отказавшего основного, для замещения другого основного блока использован быть не может. Достигнуто это тем, что выход каждого из первых элементов И-НЕ 10 матрицы связан со входами всех первых элемен. тов И-EIE 10 MaT H, c oR H рассматриваемым в одной строке. Потенциал логического "0" с выхода сра.ботавшего первого элемента H-HE 10 матрицы поступает на все первые элементы И-НЕ 10 матрицы той же строки, запрещая их срабатывание.

Аналогично устройство работает при отказе третьего, четвертого и т.д. основных блоков, вплоть до использования всех исправных резерв- З5 ных блоков. Неисправные резервные блоки устройством в работу не включаются, так как сигнал логического

"0" (неисправен) от элемента контроля неисправного резервного блока 40 запрещает срабатывание первых элементов И-НЕ 10 соответствующей строки матрицы.

В состоянии, когда все исправные резервные блоки использованы, отказ 45 основного блока, имеющего более высокий приоритет го отношению к последующим основным блокам, из-за г.рисутствия нулевых потенциалов на выходах первых элементов И-НЕ 10 во всех стро- 0 ках матрицы не приводит к срабатыванию первых элементов И-НЕ 10 данного столбца матрицы и, соответственно замещению указанного основного блока резервным. Ho при этом на вход элемента И 11 подается потенциал логической "1". Сигнал логической "1" с выхода этого элемента И 11 поступает на входы элементов ИЛИ 12 всех менее приоритетных основных блоков.

На выходах этих элементов ИЛИ 12 появляются потенциалы логической "1", которые поступают на первые входы вторых . элементов И-HE 13 и через линии 14-16 задержки на вторые входы вторых элементов И-HE 13. Время за- 55 держки линий 14-16 задержки определяет степень приоритетности основных блоков. Основной блок, связанный с линией задержки с наименьшим временем задержки, является наименее приоритетным.

Предположим, что в рассматриваемом конкретном примере наименьший приоритет ииеет основной блок с элементом 5 контроля основного блока, Входы первых элементов И-НЕ 10 соответствующего ему столбца матрицы соединены с линией 16 задержки через второй элемент И-HE 13. Потенциал логической

"1" на второй вход второго элемента

И-НЕ 13 поступит раньше всего с выхода линии 16 задержки. На выходе второго элемента И-HE 13 появится сигнал логического "0", которнй, гоступая на входы первых элементов И-НЕ 10 данного столбца матрицы, освободит резервный блок, занятий замещением малоприоритетного основного блока.

Если резервный блок не включен в работу данным столбцом матрицы, то через время, определяемое временем задержки линии 15 задержки, запрещение поступает в следующий столбец матрицы и так далее до освобождения одного из резервных блоков, замещающего наименее приоритетный неисправный основной блок. Если резервный блок не освобожден, то запрет на включение резерва останется в столбцах матрицы всех менее приоритетных основных блоков.

Восстановление неисправного резервного блока или освобождение резервного блока от замещения более приоритетного основного блока приводит к замещению этим резервным блоком неисправного основного блока, появлению на выходе элемента И 11 сигнала логического "0" и снятию запретов на включение резерва в стобцах матрицы менее приоритетных основных блоков. Отказ резервного блока, происходящий в состоянии, когда он находится в резерве, вызывает изменения выходных потенциалов первых элементов

И-НЕ 10 матрицы. Если же отказ ре-, зервного блока происходит в состоянии, когда он замещает какой-либо неисправный основной блок, то появляющийся на выходе элемента контроля резервного блока сигнал "0", запрещая срабатывание первых элементов И-НЕ 10 соответствующей строки матрицы, приводит к срабатыванию одного иэ первых элементов И-HE 10 строки матрицы любогО другого исправного блока. Если же исправных резервных блоков нет, то на выходе соответствующего элемента И 11 в виде потенциала "1" Фор" мируется запрет, поступающий на .элементы ИЛИ 12 всех менее приоритетных основнЫх блоков, далее процесс

947864

Формула изобретения

Заказ 565ЗУ73

731 Подписное

Филиал ППП Патент жгор проходит описанным выше образом, приводя к замещению основного блока или к установлению запрета на включение резерва.

Применение изобретения позволяет повысить его надежность, поскольку резервирование происходит в очередности, соответствующей важности основных блоков.

1. Устройство для управления переключением скользящего резерва по авт. св. Р 545985, о г л и ч à «o— щ е е с я тем, что, с целью повышения надежности работы устройства, в него введены по числу элементов контроля приоритетных основных блоков элементы задержки, И, ИЛИ и вторые элементы И-НЕ, причем выход каждого первого элемента И-НЕ j-го столбца матрицы соединен с входами соответствующего элемента И, последний вход каждого элемента И соединен с выходом элемента контроля основного блока того же приоритета через соответствующий инвертор, вход каждого элемента ИЛИ соединен с выходом соответствующего элемента И, а дополнительные входы каждого последующего элемента ИЛИ соединены с всеми входами каждого предыдущего элемента ИЛИ, выход каждого элемента ИЛИ соединен с первым входом соответствующего второго элемента И-HE и с входом соответствующего элемента задержки, выход которого соединен с вторым входом второго. элемента И-НЕ, а выход каждого второго элемента

И-НЕ соединен с входами первых элементов И-НЕ соответствующего столбца матрицы.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что элементы задержки выполнены в виде линий. задержки с разным временем задержки.

Источники информации, I принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 545935, кл. G 06 F 11/20, 1974 (прототип).