Устройство для сравнения чисел

Устройство для сравнения чисел

Иллюстрации

Показать все

Реферат

 

В. А. Селиванов, К. А. Попов, Н. Ф. Сидоренко и И. Т. Скибенко (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ

Изобретение относится к автоматике и вычислительной технике и предназначено для сравнения трех двоичных чисел и выбора сред. него или большего в зависимости от настройки устройства.

Известно устройство сравнения, содержащее регистры, элементы И, ИЛИ, триггеры, предназначенное для сравнения двоичных чисел и выбора максимального или минимального числа (1).

Недостатком устройства является низкое быстродействие, большие аппаратурные затраты для сравнения трех чисел, а также неэффективность работы при выборе среднего.

Наиболее близким к предлагаемому по тех1S нической сущности является устройство для выбора среднего, содержащее схемы сравнения и пузлов анализа,,где n — число разрядов сравниваемых чисел, а также узел управления, анализатор результатов сравнения (2);

Недостатком устройства является низкое быстродействие, поскольку результат сравне.. ння чисел формируется за и тактов работы

2 схемы, а также невозможность выбора большего.

Цель изобретения — повышение быстродействия, и расширение функциональных возможностей за счет определения среднего из трех

%tCOJI.

Поставленная цель достигается тем, что в устройство для сравнения чисел, содержащее

mпоразрядных узлов анализа,,i-ый информационный вход каждого j-го из которых соединенные с шиной j-го разряда i-ro числа, где °

j = 1,2, ..., m; i = 1, 2, 3... m, m — -число разрядов сравниваемых чисел, каждый

k-ый выход> переноса каждого j-го поразрядного узла анализа, где k = 1,2,..., 6, соединен с k-ым входом задания (j + 1)-ro поразрядного узла анализа, входы управления поразрядных узлов анализа подключены к шине управления устройства, первый, третий, и пятый входы задания первого поразрядного узла аналнэа подключены к шине нулевого логического уровня; каждый пораэрядный узел анализа содержит входные элементы И. входные элементы запрета, элементы НЕ, вы9651 м Каждый i-ый вход узла соединен с первыми входами i-го элемента И и -го элемента ИЛИ, вторые входы которых соеди10 нены со входом управления узла, выход первого, второго, третьего элементов ИЛИ подключен ко вторым входам третьего, первого и второго элементов И соответственно, выходы элементов И соединены со входами четвертого элемента ИЛИ.

На фит. 1 приведена блок-схема устройства; на фиг. 2 — функциональная схема одного из поразрядных узлов анализа; на фиг. 3 функциональная схема узла анализа результата.

Устройство содержит п одинаковых поразрядных узлов 1>, 1з,..., 1п, анализа, где

n — количество разрядов сравниваемых чисел, входы 2 — 4 первого, второго, треьтего сравниваемых чисел, первый, второй и третий входы 5 — 7 первой группы входов переноса, первый, второй и третий входы 8 — 10 второй группы входов переноса, первый, второй и третий выходы 11 — 13 первой группы выходов переноса, первый, второй и третий вы30 ходы 14 — 16 второй группы переноса, управляющий вход 17, выходные выводы 18 устройства. Входы 5 — 7 первой группы входов переноса (n + 1)-ro поразрядного узла анализа соединены соответственно с выходами 11 — 13 первой группы выходов переноса п-го поразрядного узла анализа, Входы 8 — 10 второй группы входов переноса (n + 1).го поразрядного узла анализа соединены соответственно с выходами 14 — 16 второй группы выходов

40 переноса п-го поразрядного узла анализа.

Каждый поразрядный узел анализа содержит узел 19 анализа результата, элементы

НЕ 20-22, элементы ИЛИ 23 — 28, элемент

НЕ 29, элементы И 30 — 47, элементы 48 — 51 запрета Вход управления 51 узла 19 анализа результата, который содержит элементы

ИЛИ 52 — 55, элементы И 56 — 58, входы 59 — 61.

Устройство работает следующим образом.

На входы 2 — 4 поступают сравниваемые

3 94 ходные элементы И, элементы ИЛИ, причем

i-ый информационный вход узла соединен с информационным первым входом i-ro входного элемента запрета, выход которого подключен к первому входу i-ro элемента i-го

ИЛИ, выход каждого из которых соединен с

i-ым входом узла анализа результата, с первы входом i-ro выходного элемента И, с i-ым выходом переноса поразрядного узла анализа, с лервым входом (i + 3)-го выходного weмента И, с первым входом (i + 6)-го выход ного элемента И н через i-ый элемент НЕ с первым входом (i + 9) — ro выходного элемента И, выход первого элемента ИЛИ подключен ко второму входу одиннадцатого и к первому входу двенадцатого выходных элементов, выход второго элемента ИЛИ сое. динен со вторыми входами восьмого и двенадцатого выходных элементов И, выход третьего элемента ИЛИ подключен ко второму входу десятого и третьему входу одиннадцатого выходных элементов И, выход первого элемента HE соединен со вторыми входами пя-. того, девятого и третьего выходных элементов И, выход второго элемента НЕ подключен ко вторым входам первого, шестого, и седьмого выходных элементов И, выход третьего элемента HE соединен с третьими выходами первого и второго выходных элементов И и со вторым входом восьмого выходного элемента И, вход управления узла подключен к третьим входам четвертого, пятого, шестого, седьмого, восьмого и девятого выходных элементов И, ко входу управления узла анализа результата, через четвертый элемент НЕ к четвертым входам первого, второго,, третьего, четвертого, шестого, девятого выходных элементов И и к первым входам четвертого, пятого, шестого входных элементов И, выходы которых подключены ко вторым входам первого, второго, третьего элементов ИЛИ соответственно, каждый i-ый вход задания соединен со вторым входом (i + 3)-го входного элемента И, каждый (i + 3)-ый вход задания подключен к управляющему входу (i - 3)-го входного элемента запрета, к третьему входу (i + 3)-ro входного элемента И и к первому входу (i+ 1)-ro элемента ИЛИ, выходы первого, пятого, девятого, десятого выходных элементов И соеди-. нены со вторыми, третьими, четвертыми и пятым соответственно входами четвертого элемента ИЛИ, выход которого подклюиен к четвертому выходу переносов, выходы второго, шестого, седьмого и одиннадцатого выходных элементов И соединены со вторым, третьим, четвертым, пятым входами пятого элемента ИЛИ, выход которого подключен к пятому выходу переносов, выходы третьего, четвертого, восьмого и двеннадцатого выходных элементов И соединены со вторым, третьим, четвертым, пятым входами шестого элемента ИЛИ, выход которого подключен к шестому выходу переносов, узел анализа результата содержит элементы И, ИЛИ. п-разрядные числа, причем первый разряд трех чисел поступает на первый поразрядный узел

1 анализа, а п-й разряд — n-й поразрядный узел 1 анализа. На управляющий вход 17 подается единичный или нулевой потенциал.

При подаче единичного потенциала устройство вырабатывает на выходах 18 всех поразрядных узлов 1 анализа большее из трех сравниваемых чисел, при подаче нулевого потенциала

9496

2S

3S устройство вырабатывает на выходах 18 всех поразрядных узлов анализа среднее из трех сравниваемых чисел. На входы 8 — !О первого поразрядного узла анализа подается нулевой потенциал, на входы 5-7 первого поразрядного узла 1 анализа может быть подан либо единичный, либо нулевой потенциал, т.е.. он не влияет на работу первой схемы вы-, бора.

На выходах 11 — 13 n-ro поразрядного узла анализа формируются сигналы первой группы переноса в следующий разряд, которые поступают на входы 5 — 7 (ri + 1) поразрядного узла анализа. На выходах 14 — 16 n-ro поразрядного узла 1 анализа формируются сигналы второй группы переноса в следующий разряд, которые поступают на входы 8 — 10 (и + l)-го поразрядного узла анализа. По окончании процесса сравнения на выходах 18 вырабатывается искомое число. Если на выходах 14 — 16 последнего поразрядного узла анализа формируется нулевой сигнал, то число, сформированное на выходах 18, искомое.

Если на выходах 14 — 16 последнего поразрядного узла анализа формируется единичный сигнал, то число, сформированное на выходах

18, не искомое.

Если на управляющий вход 17 подан нулевой потенциал, то искомое число — среднее из трех сравниваемых.

На входы 2 — 4 поразрядного узла 1 анализа поступает один из разрядов каждого иэ трех сравниваемых чисел. Допустим, что во всех предьщущих разрядах сравниваемые. числа равны, тогда на входы 8 — 10 дайного поразрядного узла анализа поступают нулевые потенциалы выходов 14 — 16 предыдущего поразрядного узла 1 анализа. Эти сигналы запре51 6

Если искомое число большее из трех чисел, то на входы 2 — 4 поразрядного узла 1 анализа поступает один из разрядов каждого из трех сравниваемых чисел, Допустим, что во всех предыдущих разрядах сравниваемые числа равны, тогда на входы

 — !О данного поразрядного узла анализа поступают нулевые потенциалы с выходов 14—

16 предыдущего поразрядного узла анализа.

Эти ситналы запрещают прохождение сигналов со входов 5 — 7 и разрешают прохождение сигналов со входов,, 2 — 4 на входы элементов

И 30 — 32, ИЛЙ 23 — 25 соответственно, а с их выходов на соответствующие входы 30 — 32 узла 19 анализа результата. Управляющим единичным сигналом со входа 17 узел 19 анализа результата настроен на выполнение функции

ИЛИ. Таким образом, на выходе 18 узла анализа результата формируется сигнал, равный большему значению данного разряда одного из чисел., Одновременно с выхоцов элементов И 30—

32, ИЛИ 23 — 25 сигнала непосредственно и через соответствующие элементы НЕ 20 — 22, поступают на входы элементов И 33 — 47, ИЛИ

26 — 28 соответственно, на выходах 14 — 16 которых формируются сигналы переноса в следующий разряд для каждого из чисел:,единичный сигнал, если данное число отбрасывается; нулевой сигнал, если данное число остается для анализа в следующем разряде.

Устройство обладает более высоким быстродействием цо сравнению с известным и позволяет получать результат сравнения за один такт. Таким образом, быстродействие устройства ограничивается только временем протекания переходных процессов в элементах схемы. щают прохождение сигналов со входов 5 — 7 и разрешают прохождение сигналов со входов

2 — 4 на входы элементов И 30 — 32, ИЛИ 23—

25 соответственно, с их выходов на входы соответственно 30 — 32 узла 19 анализа реэультата. Управляющим нулевым сигналом со входа

17 узел 19 анализа настраивается на выполнение функции мажоритарного элемента.

Таким образом, на выходе 18 узла 19 анализа вырабатывается сигнал, равный среднему иэ трех сигналов на входы 2-4.

Одновременно с выходов элементов И 30 — 32, ИЛИ 23 — 25 сигналь непосредственно и через S0 соответствующие элементы НЕ 20 — 22 поступают на входы элементов И 33 — 47, ИЛИ 26—

28 соответственно, на выходах 14 — !6 которых формируются сигналы переноса в следующии разряд каждого из чисел: единичный сигнал, SS если данное число отбрасывается, и нулевои сигнал, если данное число остается для анализа в следующем разряде.

Формула изобретения

1. Устройство для сравнения чисел, содержащее m поразрядных узлов анализа, i-ый . информационнь!й вход каждого j-го из которых соединен с шиной j-го разряда i-ro числа, где

J=1,2,...,m; 1=1,2,3,...,m,m— число разрядов сравниваемых чисел, о т л ич, а ю щ е е с я тем, что, с целью повышения быстродействия и расширения функциональных возможностей за Счет определения среднего иэ трех чисел, в нем каждый k-ый выход переноса каждого j-ro поразрядного узла анализа, где k 1,2...6 соединен с k-ым входом задания (j + 1)-ro поразрядного узла, анализа, входы управления поразрядных узлов анализа подключены к шине управления устройства, .первый, третий и пятый входы задания первого поразрядного узла анализа подключены к шине нулевогб логического уровня.

7 94965

2. Устройство по и. 1, о т л и ч а ю щ ее с я тем, что в нем каждый поразрядный узел анализа содержит входные элементы И, входные элементы запрета, элементы НЕ, выходные элементы И, элементы ИЛИ, причем

i-ый информационный вход узла соединен с информационным первым входом i-ro входного элемента запрета, выход которого подключен к первому входу i-го элемента i-го

ИЛИ, выход каждого из которых соединен с

1-ым входом узла анализа результата, с первым входом i-го выходного элемента И, с

i-ым выходом переноса поразрядного узла анализа, с первым входом (i + 3)-го выходного элемента И, с первым входом (i+ 6)-го д выходного элемента И и через i-ый элемент

НЕ с первым входом (i + 9)-го выходного . элемента И, со вторым входом (i + 1)-го выходного элемента И, выход первого элемен та ИЛИ подключен ко второму входу одиннадцатого и к первому входу двенадцатого

J выходных элементов И, выход второго элемента ИЛИ соединен со вторыми входами восьмого и двенадцатого выходных элементов И, выход третьего элемента ИЛИ подклю- зч чен хо второму входу десятого и к третьему входу одиннадцатого выходных элементов И, выход первого элемента НЕ соединен со вторыми входами пятого, девятого и третьего выходных элементов И, выход второго элемента НЕ подключен ко вторым входам первого, шестого и седьмого пыходйых элементов

И, выход третьего элемента НЕ соединен с третьими выходами первого и второго выходных элементов И и со вторым входом восьмого выходного элемента И, вход управления узла подключен к третьим входам четвертого, пятого, шестого, седьмого, восьмого и девятого выходных элементов И, ко входу управления узла анализа результата, через четвертый элемент НЕ к четвертым входам первого, второго, третьего, четвертого, шестого, девятого выходных элементов И и к первым входам четвертого, пятого, шестого входных элемеи1 8 тов И, выходы которых подключены ко вторым входам первого, второго, третьего элементов ИЛИ соответственно, каждый i-ый вход задания соединен со вторым входом (i+ 3)-ro входного элемента И, каждый (i + 3)-ый вход задания подключен к управляющему входу (i - 3)-го входного элемента запрета, к третьему входу (i + 3)-ro входного элемента И и к первому входу (i + 3)-ro элемента ИЛИ, выходы первого, пятого, девятого, десятого выходных элементов И соединены со вторыми, третьими, четвертыми и пятыми соответственно входами четвертого элемента ИЛИ, выход которого подключен к четвертому выходу переносов, выходы второго, шестого, седьмого и одиннадцатого выходных элементов И соединены со вторым, третьим, четвертым, пятым входами пятого элемента ИЛИ, выход которого подключен к пятому выходу переносов, выходы третьего, четвертого, восьмого и двенадцатого выходных элементов И соединены со вторым, третьим, четвертым, пятым входами шестого элемента ИЛИ, выход которого подключен к шестому выходу переносов.

3. Устройство по п. 1, о т л и ч а ю щ ее с я тем, что, вием узел анализа результата содержит элементы И, ИЛИ, причем каждый i-ый вход узла соединен с первыми входами !-го элемента И и i-го элемента ИЛИ, вторые входы которых соединены со входом управления узла, выход первого, второго, третьего элементов ИЛИ подключен ко вторым входам третьего, первого и второго элементов И соответственно, выходы элементов И соединены со входами четвертого элемента

ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР 11 341032, кл. G 06 F 7/02, 1970.

2. Авторское свидетельство СССР Л 355616, кл. G 06 F 7/04, 1970 (прототип).

949б51

Составитель В. Белкин

Техред Ж. Кастелевия

Корректор О. Билак

Редактор Е. Лушникова

Подписное

Тираж 731

ВНИИПИ Государственного комитета СССР по делам изобретений и открытйй .

113035, Москва, Ж-35, Раупхская на6., д. 4/5

Заказ 5755/39

Филиал ППП "Патент",?. Ужгород, ул. Проектная, 4